CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Comp

搜索资源列表

  1. comp

    0下载:
  2. 经过精心设计的比较器的代码,并在FPGA硬件平台实现和验证过的
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:795byte
    • 提供者:hewg
  1. Design_of_Traffic_Light_Controller_Based_on_VHDL.r

    0下载:
  2. :传统的交通灯控制器多数由单片机或PLC来实现,文中介绍了基于VHDL硬件描述语言进行交通灯控制 器设计的一般思路和方法。选择XIL INX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5. X和MODELSIM SE 6. 0开发工具进行了程序的编译和功能仿真。最后给出了交通灯控制器的部分VHDL源程序和仿真结果,仿 真结果表明该系统的设计方案正确。-Traffic light controller is usually developed bymicro p rocesso
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:424.48kb
    • 提供者:li
  1. comp

    0下载:
  2. 数值比较器,Verilog实现,带具体实验说明文档。-Numerical comparator, Verilog realization of experiments with specific documentation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:737.95kb
    • 提供者:mypudn0001
  1. comp

    0下载:
  2. 经典比较器源代码,VHDL语言编写,可以-Classic source code comparator, VHDL language, you can see
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:124.33kb
    • 提供者:小马
  1. comp

    0下载:
  2. 用VHDL设计实现3位二进制比较器,其中AB为两个数值输入端口,YAYBYCW为比较结果-VHDL Design and Implementation with 3-bit binary comparator which AB values ​ ​ for the two input ports, YAYBYCW to compare the results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:222.43kb
    • 提供者:马媛
  1. SSD1325_graf_lib

    0下载:
  2. Display Driver for OSRAM/univision/Data-Modul and other equal OLED 2,7" with SSD1325. C-functions fpr initialisation, font-defines, low-level-grphic-functions to draw and so on... Writing in C (IAR-comp.) for Atmel Mega128.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:22.46kb
    • 提供者:IronMan
  1. comp

    0下载:
  2. verilog FPGA060 比较器实验例程和文档-verilog FPGA060 comparator test routines and documentation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:106.92kb
    • 提供者:123456
  1. comp

    0下载:
  2. The red arrow showed the output became 8 when the measured temperature changed to 11°C. As shown by black arrow, the maximum output was 28. The program was run according to the proposed method.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:111.97kb
    • 提供者:jayjay
搜珍网 www.dssz.com