CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Corner

搜索资源列表

  1. automat

    0下载:
  2. 自动售货机:1、通过开关选择购买6角或8角的邮票;2、按下购买键,开始购买;3、按相应键,输入1角、5角、1元硬币;4、当输入硬币总值大于等于欲买邮票价值时,相应邮票输出并找零(邮票输出,找零均用LED灯表示,找零也有1角、5角、1元三种)5、若想终止交易,可按退钱键,退出已输硬币,交易结束。-Vending machines: one, through the switch to choose to buy six cents or 8 corner stamps 2, press the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-11
    • 文件大小:967.88kb
    • 提供者:duj
  1. vending_vhdl

    0下载:
  2. 1、机器有一个投币孔,每次只能投入一枚硬币,但可以连续投入多枚硬币。机器能识别的硬币金额为1元,5角和1角。顾客可选择的饮料价格有1元,1元5角,2元三种。每次只能售出1瓶饮料。 2、购买饮料时先选择饮料价格再投币,当投入的硬币总金额达到或超过饮料价格后,机器发出指示信号并拒收继续投入的硬币。顾客投币后,按动确定键,机器将发出饮料和找零硬币,若所投金额不足,则发出欠资信号指示。在欠资情况下,顾客可以继续投币购买,也可按取消键,机器将退出所投入的全部金额。 3、顾客投入硬币之后,如果未
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:285.05kb
    • 提供者:蒋晓玲
  1. ucf

    0下载:
  2. xilinx fpga 约束文档,个拐角的对应关系 -xilinx fpga binding documents, correspondence between a corner
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:8.51kb
    • 提供者:朝阳区
  1. zidongshouqianbiji

    0下载:
  2. 系统能售出面值为6角、7角、8角、9角的铅笔,购买者可以选择一种面值的铅笔购买。先通过显示看是否有所要购买的那种铅笔是否还有存货,有存货在投钱。购买时可投入一角、五角和一元的硬币,当所投入硬币达到或超过购买者所选面值时,再确认是否购买,确认购买后,就售出一支铅笔,每次只能售出一支铅笔,并找回剩余硬币,回到初始状态;当所投硬币值不足面值时,可以通过一个复位键退回所投硬币,回到初始状态。若取消购买,就退回投入的所有钱。-The system can be sold in denominations
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:132.38kb
    • 提供者:夏欣寒
  1. hardware_codeaasoftware_code

    0下载:
  2. 自动贩卖机器有一个投币孔,每次只能投入一枚硬币,但可以连续投入多枚硬币。机器能识别的硬币金额为1元,5角和1角。 顾客可选择的饮料价格有1元,1元4角,2元三种,每次只能售出1瓶饮料,购买饮料时先选择饮料价格再投币,当投入的硬币总金额达到或超过饮料价格后,机器发出指示信号并拒收继续投入的硬币,此时如果未选择取消,机器将发出饮料和找零硬币。 顾客投入硬币之后,如果按取消键,机器也将退出所投入的全部金额。 找零或退币时,按由大到小原则处理,即总金额超过1元时,先退出1元硬币,超过5角时,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:6.74kb
    • 提供者:苏阳平
  1. ADC

    0下载:
  2. 利用状态机实现对TLC549的采样控制,实验时可调节电位器RW1(在开发板底板左下角),改变ADC的模拟量输入值,数据采集读取后在数码管上显示。-Using state machine implementation of eight bits sampling control, adjustable potentiometer RW1 experiments in development board (bottom left corner), change the ADC analog inpu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:293.92kb
    • 提供者:珍宝
  1. 14_tlc549adc

    0下载:
  2. 利用状态机实现对TLC549的采样控制,实验时可调节电位器RW1(在开发板底板左下角),改变ADC 的模拟量输入值,数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压, 然后与读取到的数据比较一下。注意:数码管显示的数据不是最终结果,还需要转换。-Using the state machine to achieve the TLC549 sampling control, experiment adjustable potentiometer RW1 (development
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:581.66kb
    • 提供者:meiqiujun
  1. MATLABLPM_ROM

    0下载:
  2. 用MATLAB实现LPM_ROM中数据初始化在QuartusⅡ调入ROM初始化数据文件并选择在系统中的读写功能时,默认选择hex文件,在此你是见不到刚刚移动到工程中的mif文件的,需要在右下角的文件格式中选择MIF文件,这样就可以添加进去了-Using MATLAB LPM_ROM initialization data transferred in Quartus Ⅱ ROM initialization data file and select the read and write func
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:13.71kb
    • 提供者:kempwangkai
  1. Screen-saver

    0下载:
  2. 设计一个屏幕保护程序,对其编译,仿真,下载。 屏幕保护程序具体要求如下: 1. 使用ISE附件中的CORE Generator在块RAM/ROM中存储一幅图像数据,将此模块作为屏幕保护程序的一部分,存储屏幕保护程序中所用的图像。 2. 当启动程序或者按下btn[3]时,图像显示在其初始位置(C1,R1)处,(C1,R1)为图像左上角像素点初始位置。这里,我们设置的初始位置即为左上角坐标(0,0)处。 3. 按下btn[0],图像按照设定方式产生动态效果。我们的实验中设计的是按下
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.11kb
    • 提供者:刘东辉
  1. tlc549adc

    1下载:
  2. 利用状态机实现对TLC549的采样控制,实验时可调节电位器RW1(在开发板底板左下角),改变ADC 的模拟量输入值,数据采集读取后在数码管上显示。可以自己用万用表测一下输入电压, 然后与读取到的数据比较一下。注意:数码管显示的数据不是最终结果,还需要转换。 转换方法: 比如,采样电压值为V ,ADC转换后读取的8位二进制数为D,Vref为参考电压值,这里是2.5V 那么以下等式成立: V=(D/256)*Vref-Using the state machine to ac
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:224.35kb
    • 提供者:王鸿雪
  1. MVA15_Japan_Harris_FPGA_Vivado_source

    0下载:
  2. Harris 角点检测 FPGA实现 Tak Lon Chao, Kin Hong Wong, "An efficient FPGA implementation of the Harris Corner feature detector" Code:in VHDL and Verliog running on Zedboard(Tak Lon Chao, Kin Hong Wong, "An efficient FPGA implementation
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:19kb
    • 提供者:sudohello
搜珍网 www.dssz.com