CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - EM

搜索资源列表

  1. write_io

    0下载:
  2. DSP EMIF 扩展io程序 DSP EMIF 扩展io程序-DSP EMIF procedures to expand io expansion io procedures DSP EMIF
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:92.58kb
    • 提供者:hanmy
  1. FPGAcodeXYZ

    0下载:
  2. c骴igo em FPG para RS232
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:568.28kb
    • 提供者:eldereng
  1. TRABALHO4

    0下载:
  2. It s a sort of problem about sincronous operation using vhdl em DE2. Another homework lesson.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:198.68kb
    • 提供者:Marcio
  1. Verilog-Files

    0下载:
  2. RegistradordeDeslocamentoaEsquerda em verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:839.51kb
    • 提供者:moab
  1. cap_data_model

    0下载:
  2. Linguagem em VHDL - Capt_data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:7.5kb
    • 提供者:Fabiano Alves
  1. Ex_Contador

    0下载:
  2. Contador (counter) em vhdl.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:358.95kb
    • 提供者:Danilo Lucari
  1. Ex_acumulador

    0下载:
  2. Acumulador em VHDL (adder vhdl)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:400.02kb
    • 提供者:Danilo Lucari
  1. Ex_registrador_somador

    0下载:
  2. Registrador somador em vhdl (SUM register vhdl)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:415.7kb
    • 提供者:Danilo Lucari
  1. Uso_Vetores

    0下载:
  2. Uso de vetores em vhdl( vector vhdl)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:331.31kb
    • 提供者:Danilo Lucari
  1. Ex_Somadores

    0下载:
  2. Somadores em vhdl (sum in vhdl)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:360.99kb
    • 提供者:Danilo Lucari
  1. multi-alarm

    0下载:
  2. 使用EP1C3芯片实现远程LED互通控制,本地报警按钮控制异地LED,按钮具有发起告警与取消告警双重功能,连接芯片采用光耦隔离,可适用于任何EM传输设备-Use EP1C3 chip LED interoperability remote control, local control remote alarm button LED, button and cancel the alarm has launched a dual alarm feature, connect chip opto i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:499.21kb
    • 提供者:LiShuo
  1. opencpu32

    0下载:
  2. OPENCCPU 32 bits/Nã o é possível projetar sistemas digitais sem entender alguns blocos básicos, tais como portas lógicas e flip-flops. A maioria dos circuitos digitais baseados em portas lógicas e flip-flops é normalmente projetada a partir d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-13
    • 文件大小:27.81kb
    • 提供者:MOHAMED
搜珍网 www.dssz.com