CDN加速镜像
|
设为首页
|
加入收藏夹
模糊查询
热门搜索:
源码
Android
整站
插件
识别
p2p
OpenCV
网络编程
游戏源码
算法
更多...
登陆
|
会员注册
当前位置:
首页
资源下载
源码下载
嵌入式/单片机编程
VHDL编程
搜索资源 - EOC
下载资源主分类
源码下载
Web源码
开发工具
文档下载
其它资源
在结果中搜索
所属系统
Windows
Linux
FreeBSD
Unix
Dos
PalmOS
WinCE
SymbianOS
MacOS
Android
开发平台
Visual C
Visual.Net
Borland C
CBuilder
Dephi
gcc
VBA
LISP
IDL
VHDL
Matlab
MathCAD
Flash
Xcode
Android STU
LabVIEW
开发语言
C/C++
Pascal
ASM
Java
PHP
Basic/ASP
Perl
Python
VBScript
JavaScript
SQL
FoxBase
SHELL
E语言
OC/Swift
文件类型
源码
程序
CHM
PDF
PPT
WORD
Excel
Access
HTML
Text
资源分类
微处理器(ARM/PowerPC等)
嵌入式Linux
单片机(51,AVR,MSP430等)
VxWorks
uCOS开发
DSP编程
Windows CE
VHDL编程
其他嵌入式/单片机内容
QNX
硬件设计
开源硬件
搜索资源列表
sy5
0
下载:
移位寄存器 LIBRARY IEEE USE IEEE.STD_LOGIC_1164.ALL ENTITY ADCINT IS PORT(D : IN STD_LOGIC_VECTOR(7 DOWNTO 0) --来自0809转换好的8位数据 CLK : IN STD_LOGIC --状态机工作时钟 EOC : IN STD_LOGIC --转换状态指示,低电平表示正在转换 ALE : OUT STD_LOGIC --8个模拟信号通道地址锁存信号 START
所属分类:
VHDL-FPGA-Verilog
发布日期:2017-03-29
文件大小:1.54kb
提供者:
镜辰
搜索导航
加入会员
帮助指南
版权投诉
什么是搜珍网
友情链接
站点地图
联系我们
搜珍网 www.dssz.com
本网站为编程资源及源代码搜集、介绍的搜索网站,版权归原作者所有!
粤ICP备11031372号
1999-2046
搜珍网
All Rights Reserved.