搜索资源列表
codestream
- 设计一个模块，从一个窜行数据流里检测出码流“11100”，这个模块包括reset,clk,datain及输出端pmatch-design a module from a trip data flow channeling Lane detected bitstream "11100", this module includes reset, clk, datain and output pmatch
crc_verilog_xilinx
- CRC校验码，用于对数据流进行crc校验。 主要有CRC_16,CRC_8,CRC_32校验。 所用语言为Verilog HDL.-CRC code for the data flow crc check. Main CRC_16, CRC_8, CRC_32 check. The language used for Verilog HDL.
asi
- 在公司做的一个用FPGA实现的数字电视系统中 ASI转TS流的程序-done in the company of an FPGA using the digital television system to ASI TS flow procedures
leon2-1[1].0.2a
- leon微处理器源代码，航空专用，功能强劲。包括详细说明-leon microprocessor source code, air flow, a strong function. Include a detailed descr iption of
VerilogHDLchinapub
- Verilog HDL硬件描述语言 01简介.PDF 02HDL指南.PDF 03语言要素.PDF 04表达式.PDF 05门电平模型化.PDF 06用户定义原语.PDF 07数据流模型化.PDF 08行为建模.PDF 09结构建模.PDF 10其它论题.PDF 11验证.PDF 12建模实例.PDF 13语法参考.PDF-Verilog HDL Hardware Descr iption Language Introduction 01. P
9.1_ONE_PULSE
- 基于Verilog-HDL的硬件电路的实现 9.1 简单的可编程单脉冲发生器 9.1.1 由系统功能描述时序关系 9.1.2 流程图的设计 9.1.3 系统功能描述 9.1.4 逻辑框图 9.1.5 延时模块的详细描述及仿真 9.1.6 功能模块Verilog-HDL描述的模块化方法 9.1.7 输入检测模块的详细描述及仿真 9.1.8 计数模块的详细描述 9.1.9 可编程单脉冲发生器的系统仿真
Design_Compiler_FPGA_Design_Flow
- 这是关于如何使用Design Compiler_FPGA Design Flow 软件的说明书。
Implementing_Floating-Point_DSP
- For developers using FPGAs for the implementation of floating-point DSP functions, one key challenge is how to decompose the computation algorithm into sequences of parallel hardware processes while efficiently managing data flow through th
多个Verilog的代码
- 多个VHDL编码的例题，详细的电路图介绍，还有流程图-many examples of VHDL code, the particular introduction of circuit diagram and flow chart
DDS小数分频
- 文件列表(点击判断是否您需要的文件，如果是垃圾请在下面评价投诉): DDS小数分频 ...........\Block1.vhd.bak ...........\db ...........\..\add_sub_9mh.tdf ...........\..\DDS.asm.qmsg ...........\..\DDS.asm_labs.ddb ...........\..\DDS.cbx.xml ...........\..\DDS.cmp.
LEDtest
- VHDL语言实现流水灯，通过按键控制显示方向，流水快慢-VHDL language flow lights show through the key control direction, flow speed
Xilinx_FPGA_tutorial
- Xilinx ISE软件使用实例 Foundation入门 参数编辑 设计管理器/设计流程向导 FPGA editor 底层编辑器(floorplanner) 硬件调试器（hardware debuger) JTAG编程（JTAG Programmer) LogiBLOX Xilinx FPGA设计进阶 FPGAexpress的使用 Vertex器件结构 层次设计和同步电路设计 HDL设
lsd
- 以上是VHDL硬件描述语言写的一个简单锝路流水灯程序,希望对刚接触VHDL的朋友有一定帮助-These are the VHDL hardware descr iption language written in a simple flow path lights technetium procedures,刚接触VHDL want to have some friends to help
11
- 华为FPGA设计流程指南 华为FPGA设计流程指南-FPGA Design Flow Guide Huawei Huawei FPGA Design Flow Guide
Huawei-FPGA-design-flow-guide
- 华为公司对FPGA设计的基本要求，为以后在大公司工作奠定相关的基础。-Huawei FPGA design flow guide
Time-Sensitive-Control-Flow-Checking-for-Multitas
- Time-Sensitive Control-Flow Checking for Multitask Operating System-Based SoCs
VHDL-Code-For-Full-Subtractor-By-Data-Flow-Modell
- VHDL Code For Full Subtractor By Data Flow Modelling
VHDL-Code-For-Half-Subtractor-By-Data-Flow-Modell
- VHDL Code For Half Subtractor By Data Flow Modelling
VHDL-Code-For-Full-Adder-By-Data-Flow-Modelling.z
- VHDL Code For Full Adder By Data Flow Modelling
VHDL-Code-For-Half-Adder-By-Data-Flow-Modeling.zi
- VHDL Code For Half Adder By Data Flow Modeling