CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Formula

搜索资源列表

  1. ledflower

    0下载:
  2. 1.跑马灯设计 设计要求:控制8个LED进行花式显示,设计4种显示模式:S0,从左到右逐个点亮LED;S1,从右到左逐个点亮LED;S2,从两边到中间逐个点亮LED;S3,从中间到两边逐个点亮LED。4种模式循环切换,复位键(rst)控制系统的运行与停止- 1. runs the lantern to design <dnt> the </dnt> design requirements: Controls 8 LED to carry on the floral f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:229.9kb
    • 提供者:雷风
  1. cordic_SINE_COSINE_code_vhd

    0下载:
  2. 首先采用cordic坐标旋转数字计算法推导求解三角函数的有效算法,然后利用小角度时的三角函数倍角公式推导有效的三角函数Cos,Sin 求解方法。-First use of cordic CORDIC trigonometric calculations derived an effective algorithm to solve, and then use the small angle formula of trigonometric double angle trigonometric f
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:40.38kb
    • 提供者:世海
  1. CIEDE2000

    2下载:
  2. CIEDE2000计算实例,每个步骤都有,计算最新的色差公式-Ref: G. Sharma, W. Wu, E.N. Dalal,"THE CIEDE2000 COLOUR-DIFFERENCE FORMULA: Implementation Notes, Supplementary Test Data, and Mathematical Observations," submitted to COLOR RESEARCH AND APPLICATION, Jan 2004.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:22.32kb
    • 提供者:xyrx
  1. FPGA-based-function-generator

    0下载:
  2. 本论文设计的任意波形发生器所要实现的基本功能: (1)输出波形的种类:正弦波、方波、三角波、锯齿波、脉冲波、手绘任意波形、任意公式波形。 (2)输出波形每一通道的频率、幅值、偏置都可以由用户调节,并且可以设置多个通道信号之间的相位差。 (3)编辑波形的方式有:设置参数、输入公式、手工绘制通信波特率的全部功能在PC机上实现。 -In this thesis, the arbitrary waveform generator to achieve the basic function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:576.17kb
    • 提供者:loutao
  1. encoder

    1下载:
  2. 802.11a卷积码的实现,使用公式133和177,可以用标准viterbi解码-802.11a convolutional code to achieve, using the formula 133 and 177, you can use standard viterbi decoding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-15
    • 文件大小:1kb
    • 提供者:Team
  1. formula

    0下载:
  2. 3.8 乘法口诀答题器1602LCD显示-3.8 device 1602LCD show answer multiplication formulas
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.78kb
    • 提供者:huangyihin
  1. nonsythasizable8pointfft

    0下载:
  2. A Fast Fourier Transform(FFT) is an efficient algorithm for calculating the discrete Fourier transform of a set of data. A DFT basically decomposes a set of data in time domain into different frequency components. DFT is defined by the following equa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:12.44kb
    • 提供者:krishna
  1. TLC1556

    0下载:
  2. 使用10位串行DA芯片TLC5615将数字信号转换为模拟信号,开发板DA芯片VDD=5V,VREF=3.3V 计算公式:Vout=VREF*(N/1024) N为10位二进制码-Use DA chip TLC5615 10 serial digital signal into an analog signal, the board DA chip VDD = 5V, VREF = 3.3V formula: Vout = VREF* (N/1024) N is 10-bit binary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:9.93kb
    • 提供者:
  1. calculator

    0下载:
  2. 7位十进制计算器设计,可实现简单计算式的计算,内附testbench文件-Seven decimal calculator designed to achieve a simple calculation formula, enclosing testbench file
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.91mb
    • 提供者:任毅
  1. test3

    0下载:
  2. 本实验的任务就是利用 Quartus II 软件的文本输入,产生一个基本触发器, 触发器的形式可以是与非门结构的,也是可以或非门结构的。实验中用按键模块 的用键 7 和键 8 来分别表示 R 和 S,用 LED 模块的 LED D1 和 LED D2 分别表示 Q 和Q 。在 R 和 S 满足式( 2)的情况下,观察 Q 和Q 的变化。-The experiment task is to use Quartus II software, text input, generates a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:222.89kb
    • 提供者:小方
  1. FPGA_AND_ASIC

    0下载:
  2. 首先要知道自己在干什么?数字电路(fpga/asic)设计就是逻辑电路的实现,这样子说太窄了,因为asic还有不少是模拟的,呵呵。我们这里只讨论数字电路设计。实际上就是如何把我们从课堂上学到的逻辑电路使用原理图(很少有人用这个拉),或者硬件描述语言(Verilog/VHDL)来实现,或许你觉得这太简单了,其实再复杂的设计也就是用逻辑门电路搭起来的。你学习逻辑电路的时候或许会为卡拉图,触发器状态推倒公式而感到迷惑,但是其实有一点可以放心的是,实际设计中只要求你懂得接口时序和功能就可以了,用不着那么
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:19kb
    • 提供者:吕攀攀
  1. 2581

    0下载:
  2. Complex of three-point Gauss-lengend the Formula pi, Including orbital maneuvering simulation, initial orbit calculation, University of numerical analysis algorithms.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-23
    • 文件大小:5kb
    • 提供者:wmmkkgi
  1. ccvfk

    0下载:
  2. Modulated signals to calculate its density Pu-related, matlab prepared cellular automata, Combination formula DSmT evidence reasoning calculation function.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:4kb
    • 提供者:fuifaojangyiu
  1. kingnaiyei

    0下载:
  2. Add noise processing, Raya Punuo Fu index using the formula, Import data files as input parameters matlab program is running.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:8kb
    • 提供者:fieluiten
  1. fen_xy76

    0下载:
  2. It uses a pulse of consumer law, Raya Punuo Fu index using the formula, Several new methods sar image denoising.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-31
    • 文件大小:148kb
    • 提供者:陈健陈健
搜珍网 www.dssz.com