搜索资源列表
JPEG
- 本文首先介绍了静态图像压缩（JPEG）编码算法的基本原理、压缩的实现过程及其重要过程的离散余弦变换（DCT）算法的实现原理及软件实现的例程，其次着重介绍了压缩过程中的DCT、量化和编码三个重要步骤的实现原理。-This paper describes the static image compression (JPEG) coding algorithm is the basic principle of compression process of the implementation pro
fastpicturesystem
- 高速图像采集系统完整的程序设计。里面是所有的源文件都经本人测试可以用，放心下载吧-High-speed image acquisition system complete the design process. Inside are all the source files have been tested, I can use, rest assured that you download
dct2
- 这个是一个基于FPGA的数字图像的整数DCT变换程序，程序高性能地实现了2维DCT变换。-This is an FPGA-based digital image of the integer DCT transform process and procedures to achieve high-performance 2-D DCT transform.
DM642_syn
- 一个用vHDL语言编的同步程序，对图像处理人员有帮助哦-VHDL language used for a synchronization process, the image processing staff helpful Oh
NiosTrack
- nois用于实时图像跟踪，主要介绍图像处理，目标提取以及目标跟踪-nios for realtime image track ,include image process 、object find and object track
FPGA-and-DSP-based-on-the-Bayer-format-image-pre-p
- 在图像实时处理的过程中，下层图像预处理的数据量大，运算简单，但是要求运算速率高，可以用FPGA硬件来处理，上层所处理的数据量少，算法结构复杂，适于运算速度快，寻址灵活的DSP数字信号处理器进行处理。该系统充分发挥了FPGA和DSP各自的优势，能更好地提高图像处理的实时性，降低成本。 -Real-time processing in the image process, the lower the amount of data preprocessing, simple operation,
FIFO-APP-IN-ASIC
- FIFO在ASIC中的设计应用，用于图像滤波处理，解决了ASIC中图像处理过程中数据缓存的需求，有一定实用价值-FIFO in the ASIC Design and application for image filtering, image processing ASIC to resolve the data caching process needs a certain practical value
fpga-display-bmp-pictures
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
DE1_fat32
- 本文设计的是基于大规模FPGA的BMP图库管理，完成了数码相框的一部分功能。并且本文详细地介绍了BMP图库管理的软硬件实现，即采用Altera的CyclonII系列EP2C20F484C7作为主控芯片，内嵌32位的NiosII软核，采用SDRAM作为内存，把存储在SD卡内的二进制图片信息读入内存，并控制TFT彩色液晶，读取图片数据送到液晶上显示。整个过程的所有设备都是通过Avalon总线挂在NiosII上，在NiosII的协调下正常工作。 本作品最终能显示存入SD卡内的彩色图片信息，图
imageprocess
- 典型的图像采集verilog代码，开发板源码-this is typical image process code,provided by xilinx developmentpacadge
CCD_Sim
- 用verilog HDL语言编写的面阵CCD相机输出图像程序。-The CCD camera output image process using Verilog HDL language.