CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - KEY

搜索资源列表

  1. key

    0下载:
  2. verilog键盘防抖程序,很有实用性 verilog键盘防抖程序,很有实用性-Reduction procedures verilog keyboard is very practicalReduction procedures verilog keyboard is very practicalReduction procedures verilog keyboard is very practical
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:287.22kb
    • 提供者:jack
  1. led_key

    0下载:
  2. FPGA EP2C5Q288C8 KEY操作 原码,测试OK 打开即用.-FPGA EP2C5Q288C8 KEY operate the original code, test that is used to open OK.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:179.8kb
    • 提供者:kenychen
  1. key

    0下载:
  2. 键扫描 处理程序 verilog 使用时钟为50Hz // 低电平为按下,高电平为断开 // 输出状态,1为键入,0为无键-Key scanning process using the clock for Verilog 50Hz// low level for the press, high for the disconnect// output state, one for the type, 0 for no key
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1018byte
    • 提供者:王亮
  1. key

    0下载:
  2. 自己写的键盘的扫描4乘4的键盘VHDL 很好用的-KEY SCAN VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:148.15kb
    • 提供者:weibao
  1. nios

    0下载:
  2. altera ep2c8V2 开发实例 timer uart I2C key interrupt 等-altera ep2c8V2 examples timer uart I2C key interrupt etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:11.22mb
    • 提供者:chris
  1. key

    0下载:
  2. cyclone系列下,采用计数器现实案件消抖的verilog HDL语言源码-series under the cyclone, the consumer cases Buffeting counter the reality of the verilog HDL language source code! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:374.45kb
    • 提供者:wang
  1. key

    0下载:
  2. Verilog HDL编写的键盘扫描程序,考虑了判断按键弹起的问题。程序按一定的频率用低电平循环扫描行线,同时检测列线的状态,一旦判断有一列为低则表示有键被按下,停止扫描并保持当前行线的状态,再读取列线的状态从而得到当前按键的键码;等待按键弹起:检测到各列线都变成高点平后,重新开始扫描过程,等待下一次按键。-Written in Verilog HDL keyboard scanner, taking into account to determine key bounce problem. P
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.1mb
    • 提供者:力文
  1. keyboardcontroller

    0下载:
  2. 键盘控制器VHDL代码 该控制器实时扫描矩阵键盘的行列,当用户有按键按下时,可以定位到对应的按键并产生一个中断信号-Keyboard controller entity -- -- The controller scans the columns, cols, by making a different column logic-0 -- therefor the inputs have to be pull-up high. It processes the input,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:7.02kb
    • 提供者:郑佛少
  1. key

    0下载:
  2. 在和众达SEED-XDTK平台上,基于XC4Vsx25的按键扫描驱动程序。-In and Jones SEED-XDTK platform, based on the key scan XC4Vsx25 driver.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:501.21kb
    • 提供者:hechao
  1. key-dejitter

    0下载:
  2. 按键去抖模块,避免按键抖动引起的系统误操作。FPGA时钟频率25.000MHZ-Key de-jittering module to avoid system misoperation caused by key-jitter. FPGA clock frequency 25.000MHZ
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:566byte
    • 提供者:Matrix
  1. key

    0下载:
  2. 用vhdl语言实现des编码中的密钥产生 是des编码中重要的一部分-Des code using vhdl language in the key generation is an important part des coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.49kb
    • 提供者:guosai
  1. key

    0下载:
  2. 扫描键盘阵列由复数行以及复数列所交错而成,每一这些行以及每一这些列的交错处是对应至一键盘钮,当某个键被按下时,阵列会产生一选择信号并输送给7段数码管解码器显示-enter the key and display in 7 sections of numerical code tubes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:24.38kb
    • 提供者:陆咏梅
  1. key

    0下载:
  2. 用verilog写的按键消抖程序,经过验证的·····环境是ISE-Written with key debounce verilog program, proven environment is ISE
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:334.99kb
    • 提供者:汉江之源
  1. keypadinterfacecontroller

    0下载:
  2. 设计并实现一个4X8键盘接口控制器,含有时序产生电路、键盘扫描电路、弹跳消除电路、键盘译码电路、按键码存储电路、显示电路。要求:当按下某一键时,在数码管上显示该键对应的键值-Design and implement a 4X8 keypad interface controller, with timing generator circuit, the keyboard scanning circuit, bounce elimination circuit, the keyboard deco
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.03kb
    • 提供者:zhuimeng
  1. key

    0下载:
  2. cpld的按键数码管显示程序 用VHDL编程-cpld key digital display program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:1.05kb
    • 提供者:杨文婧
  1. key

    0下载:
  2. 基于Verilog HDL的编程程序实现,主要是一个键盘扫描程序-These are program examples based on Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:399.35kb
    • 提供者:shanglin
  1. lock-and-lcd

    0下载:
  2. 基于博创实验箱UP-CUP-FPGA2C35-Ⅱ和Verilog HDL硬件描述语言,分为按键输入模块、LED指示灯模块及LCD显示模块,采用按键BTN1、BTN2作为输入端输入四位密码与事先设定的密码进行匹配,由D1、D2、D3、D4四盏LED灯来指示输入密码的位数。开机时,LCD显示“HELLO! WELCOME!Enter the code:当”,密码输入正确时,LED灯D7亮,同时在实验箱LCD显示屏上显示字符串“Good! Well done!you are right!!!”,当密码
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.58kb
    • 提供者:吴寿武
  1. VHDL_Elimination-of-key-jitter

    0下载:
  2. 基于VHDL语言下的消除键抖动程序设计,很简单易懂的-Elimination of key jitter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:3.34kb
    • 提供者:vanrry
  1. key

    0下载:
  2. verilog HDL硬件语言的按键扫描程序,很精简准确,十多次试验的总结与积累-verilog HDL language key scanner hardware, very concise accurate summary of a dozen experiments and the accumulation of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:9.78kb
    • 提供者:栞谛
  1. key

    0下载:
  2. 基于Nios ii处理器的响应按键程序 -Processor-based Nios ii response key program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:105.81kb
    • 提供者:thomas yang
« 12 3 4 5 6 7 8 9 10 ... 32 »
搜珍网 www.dssz.com