CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - LEAp

搜索资源列表

  1. xiaoxipro

    0下载:
  2. 某多功能世界电子时钟产品的verilog 源代码, 包含闰年等众多功能, 可以直接下载入fpga使用-A multi-function products in the world electronic clock verilog source code, including leap year and many other features, can be directly downloaded into the fpga to use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:608.51kb
    • 提供者:johnnyz
  1. 6clock

    0下载:
  2. verilog 电子表。可显示年,月,日,支持闰年。-verilog electronic form. Displays year, month, day and support a leap year.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10.33kb
    • 提供者:李宗澤
  1. 11

    0下载:
  2. 时钟功能显示 包括闰年 每个月不同的天数-Clock function display includes a different number of days each month, leap year
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:871byte
    • 提供者:刘斌
  1. ACtel-RTC-hdl

    0下载:
  2. 基于Actel公司的反熔丝FPGA实现,实现了实时时钟功能。能区分闰年、大月、小月,秒、分、时自动增长。-this application provides a count of seconds, minutes, hours, day of the week, day of the month, month, and year. The month-ending date is automatically adjusted for months with less than
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:25.1kb
    • 提供者:huzi
  1. calender

    1下载:
  2. 这是用Verilog语言编写的万年历源代码,其中以小时为最小单位,可以区分闰年。有瑕疵还望海涵。-This is the calendar source code written in Verilog language, which hour is the smallest unit that can differentiate between leap years.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:25.21kb
    • 提供者:年伦
  1. calender

    0下载:
  2. 电子表芯片,能够能够显示年月日,星期,并且实现闰年的自动调整。-Electronic chip, that can display date, week, and automatic adjust the leap year.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.57kb
    • 提供者:侯波
  1. 20090218_Holtek_ht1380

    0下载:
  2. The HT1380 is a serial timekeeper IC which provides seconds, minutes, hours, day, date, month and year information. The number of days in each month and leap years are automatically adjusted. Also, the HT1380 is designed for low power consu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:62.13kb
    • 提供者:prakash
  1. time

    1下载:
  2. fpga万年历 vhdl语言 能实现现实时分秒年月日 及闰年判断 整点报时-every second when the fpga calendar VHDL language can achieve real date and leap year to judge the whole point of time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.89mb
    • 提供者:孙龙飞
  1. wannianli

    0下载:
  2. 数字万年历,可显示年月日,时分,具有闰年功能。VHDL语言编写,利用DE2平台实现。-Digital calendar, date, time, with a leap year. VHDL language using DE2 platform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:985.96kb
    • 提供者:程锦堃
  1. leap1

    0下载:
  2. 基于quartusII软件的闰年判断器的实现,运用vhdl语言描述-Software leap judgment based quartusII the realization, using vhdl language descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.79mb
    • 提供者:很重要
  1. E_watch

    0下载:
  2. 一款电子表芯片,能够能够显示年月日,星期,并且实现闰年的自动调整。-An electronic table chip that can be able to display the date, day of week, and automatic adjustment for leap year.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.81kb
    • 提供者:林九一
  1. w1

    0下载:
  2. 基于VHDL语言编写的EDA程序,可试验大月小月,润年平年的自行进位,也可手动调时。-Based on EDA VHDL language program, you can test large Satsuki month, leap year self-carry average year, you can manually adjust the time.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.14mb
    • 提供者:齐天力
  1. Judgment-leap-year-by-Verilog

    0下载:
  2. Verilog的闰年实现,已经在数码管显示中正确实现-Verilog realize the leap year, has been correctly implemented in the digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:158.15kb
    • 提供者:xiao heshang
  1. jishi

    0下载:
  2. 用verilog语言设计了一个万年历,包括闰年判断,仿真正确(A calendar is designed with Verilog language, including leap year judgment, simulation is correct)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-04
    • 文件大小:31.04mb
    • 提供者:vsslms
  1. 数电开放实验

    0下载:
  2. 基于Basys2的带测温、定闹钟、温度上下限报警装置的数字电子钟,可自动处理闰年闰月。(Basys2 temperature measurement, alarm clock, temperature alarm device based on digital electronic clock, can automatically handle leap year leap.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1.19mb
    • 提供者:qqqwwwee
搜珍网 www.dssz.com