搜索资源列表
m15
- 扩频通信M序列,编码,通用VHDL语言-M sequence spread spectrum communication, coding, generic VHDL
PL_MPSK
- 基于VHDL硬件描述语言，对基带信号进行MPSK调制（这里M=4）,即QPSK调制
de_PL_MPSK
- 基于VHDL硬件描述语言，完成对MPSK调制信号 的解调（这里M=4），即QPSK的解调
pseudorandom
- 伪随机m序列产生的VHDL语言程序- program in VHDL language for generating pseudo-random m sequence
pn
- 用Verilog语言生成7位的小m序列，产生pn码
3
- 基于VHDL语言的3级序列的产生，可以循环产生周期为7的m序列
mcode
- 用VHDL语言生成m序列，进行扩频。m序列是10级的。-m sequence
m.rar
- 扩频接收机设计的部分，一个用vhdl语言编写的m序列生成器，,A language with vhdl generator sequence m
interweave_1
- 用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入，按列读出的方法实现。主要包括：信源信号产生（20位的m序列），交织器，解交织器。为实现流水线的操作，采用了两个交织器和两个解交织器，当一个写入数据的时候，另一个读出数据。-Implementation using VHDL language features Interleaved Coded deinterleave code. Intertwined with by line write, read out by colu
hamming_encodeadecode
- 用Verilog语言编写的对m序列进行汉明码编译码的程序。具体实现为产生m序列后对其进行(7,4)汉明码编码并加错，然后将其纠错译码并输出，详细过程见仿真。-Written by Verilog m sequence of procedures for coding and decoding Hamming codes. Concrete realization of m sequence to produce its (7,4) hamming code and a mistake, and
MFSK_VHDL
- --文件名：PL_MASK --功能：基于VHDL硬件描述语言，对基带信号进行MASK调制 --说明：这里MASK中的M为4 -- File Name: PL_MASK- features: VHDL hardware descr iption language based on the base-band signal modulation MASK- Descr iption: Here MASK of M 4
MPSK_VHDL
- --文件名：PL_MPSK --功能：基于VHDL硬件描述语言，对基带信号进行MPSK调制（这里M=4） -- File Name: PL_MPSK- features: VHDL hardware descr iption language based on the base-band signal MPSK modulation (here M = 4)
VHDLcodeofMPSK
- 基于VHDL硬件描述语言，对基带信号进行MPSK调制（这里M=4）-VHDL code for MPSK
shifter
- 移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 产生高低电平M 控制工作模式， M=l 时带进位循环移位，由键8 控制CO 为允许带进位移位输入，由键7 控制:S 控制移位模式0-3 ，由键6 控制
DE2_SD_Card_Audio(Modified)
- 在DE2开发板上实现的SD卡mp3音乐播放器。硬件部分用Verilog语言编写，在Quartus上编译；软件部分用C语言编写，在Nios2上编译运行。-DE2 development board in the realization of the SD card mp3 music player. Hardware using Verilog language, compiled in the Quartus software with C language, compiled to run
SD_Controller_Verilog
- 该程序包是SD卡/MMC卡控制器SDC的verilog语言包，它包括以下4部分：RTL源代码，测试平台，软件仿真文件，说明文件。-This source package is the SD card and MMC card controler model based on the Verilog language. It has the following 4 parts: RTL language, testbench, software simulating files and help
m
- m序列产生器，verilog语言实现,在FPGA上试验过-m code maker
FPGA-M-sequence-generator
- FPGA VHDL 语言M序列发生器，可以帮助各位需要的朋友探讨研究-FPGA VHDL language M-sequence generator, can you help a friend in need of research
M=15generator
- 模15序列发生器，Verilog HDL语言描述，包含文件说明和波形截图-mod15 generator, Verilog HDL language descr iption , contains the file descr iption and waveform capture
m_sequence
- 基于fpga verilog语言生成的m序列。(Generating m sequences based on FPGA)