CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - MAR

搜索资源列表

  1. MAR

    0下载:
  2. 该代码主要是对,由一个功能控制键控制全加的计数以及全减的计数-The code key is right control key functions controlled by a count of all Canadian and the count full reduction
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:273.54kb
    • 提供者:曾经纬
  1. CPU-with-VHDL-16-32

    0下载:
  2. 在quartus中运行的32位指令集的16位CPU程序,模块化设计,包括MBR, BR, MR, ACC, MAR, PC, IR, CU, ROM, RAM, ALU等模块-In the the quartus run 32 16-bit CPU instruction set procedures, modular design, including the MBR, BR, MR, the ACC, the MAR, the PC, the IR CU, the ROM, RAM, ALU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.58mb
    • 提供者:
  1. cpu

    0下载:
  2. 这是本人的课程设计。采用微程序控制的CPU,能够从RAM中读取指令,并执行。包含MBR,MAR,IR,BR,ALU,PC等功能部件,能实现加减乘法,逻辑左右移位,逻辑与或非,在此基础上还可以拓展。希望能帮助你们。-This is my curriculum design. Micro-program control CPU can read instructions from the RAM and executed. Contains the MBR, MAR, IR, BR, ALU, PC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:4.46mb
    • 提供者:cxl
  1. cpu

    0下载:
  2. 本代码主要通过VHDL语言描述了一个CPU,包含了MAR,MBR,PC,BR,ALU,ACC等一系列寄存器。-The code is mainly described by VHDL language a CPU contains a series of MAR, MBR, PC, BR, ALU, ACC register.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-18
    • 文件大小:2.79kb
    • 提供者:yangchen
  1. i2s_latest

    0下载:
  2. Details Name: i2s Created: Mar 22, 2004 Updated: Jan 10, 2014 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Statistics: View Other project properties Category: Communication controller Language: VHDL De
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.52kb
    • 提供者:chen
  1. verilog_cordic_core

    1下载:
  2. A highly configurable 1st quadrant CORDIC core in verilog-Details Name: verilog_cordic_core Created: Sep 14, 2008 Updated: Aug 12, 2011 SVN Updated: Mar 10, 2009 SVN: Browse Latest version: download Statistics: View Other projec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:351.22kb
    • 提供者:chen
  1. cpu2

    0下载:
  2. 实现简单的CPU系统,包括ALU,MAR,MBR,PC,IR,CU,BR等模块,可以实现简单的指令,如加减乘,逻辑/循环移位,与或非等-Achieve a simple CPU system, including the ALU, MAR, MBR, PC, IR, CU, BR and other modules, you can achieve a simple instruction, such as addition and subtraction multiplication, log
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.72mb
    • 提供者:刘毅
搜珍网 www.dssz.com