fir在dspbuilder下产生VHDL源码及其测试激励文件时的matlab模型,在modelsim下仿真通过-fir in dspbuilder VHDL source code under test and document the incentive mat lab model, the simulation under through modelsim

提出一种在 FPGA 上实现发射光谱层析技术 SIRT算法时 ,在原有资源不变的情况下 ,加速系统运算的方法。该方法把矩阵分块理论的数学原理和 FPGA 具有并行运算能力的优势有机结合 ,使运算速度有效提升。-An approach based on FPGA to accomplish Simultaneous Iterative Reconst ruction Technique (SIRT) of Emis2 sion Spect ral Tomography ( EST) is pr

用于BPSK调制的自行设计，说明如下： 1.matlab.txt中的程序是matlab平台下的.mat格式。目的是输出一个64*4的矩阵，矩阵的每个元素都为0~255间的整数。矩阵每行的四个数是一个码元的四个抽样点的量化值。但由于当前码元通过升余弦滤波系统时，受到前后共6个码元的共同影响，所以是由6个码元共同决定。这6个码元是随机的，可能是0也可能是1（双极性时可能是-1也可能是+1），故6个码元共2^6=64种情况，所以产生的矩阵是64*4。最后逐行输出这256个数。 2.

cONVERTER FROM MAT TO HDL