CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - PAN

搜索资源列表

  1. adder16b

    0下载:
  2. 潘松那本书上用vhdl语言描述的16位并入并处加法器-Pan book vhdl language used to describe the 16-bit adder into his
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:138.63kb
    • 提供者:xuhongteng
  1. lunwen

    0下载:
  2. 潘明海 刘英哲 于维双 (论文) 中文摘要: 本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。 -Pan Mingha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:125.39kb
    • 提供者:culun
  1. EDA

    0下载:
  2. EDA 的课件,是潘松老师编的那本书,希望对读者有用-EDA courseware, is the book compiled by teachers Pan Song, I hope useful to readers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:35.67mb
    • 提供者:lp
  1. linijka

    0下载:
  2. linijka--pomiarowa.rar Generalnie w odbiorniku nie ma wiekszel filozofi. Sa sygnaly z 2 czujnikow, zaluzmy ze czujnik 1 jest po lewej stronie, 2 po prawej. Czyli (zgodnie z tym opisem www.elektroda.pl/rtvforum/topic1132763.html) jeli z 2-giego czuj
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:35.63kb
    • 提供者:maniek
  1. 6_USB_to_SDHC_Lab

    1下载:
  2. altera max10 USB demo,使用了phy,把开发板配置成U盘模式-altera max10 USB demo,using PHY device,design a U pan
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.12mb
    • 提供者:liuluren
  1. pan-V0.0

    0下载:
  2. There are cycle detection, periodic testing, In matlab R2009b debugging through, STM32 all the information produced by the MP3.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:5kb
    • 提供者:fieluiten
  1. pan-V2.4

    0下载:
  2. Pisarenko harmonic decomposition algorithm, Target can be extracted in a picture you want, Based on wavelet transform digital watermarking algorithm matlab code.
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-27
    • 文件大小:3kb
    • 提供者:quipangang
搜珍网 www.dssz.com