CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Rectangular

搜索资源列表

  1. wave

    0下载:
  2. 可控脉冲发生器的VHDL源代码。设计文件加载到目标器件后,按下按键开关模块的S8按键,在输出观测模块通过示波器可能观测到一个频率约为1KHZ、占空比为50 的矩形波。按下S1键或者S2键,这个矩形波的频率会发生相应的增加或者减少。按下S3键或者S4键,这个矩形波的占空比会相应的增加或减少。-Controllable pulse generator of the VHDL source code. Design documents loaded to the target device and p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:800byte
    • 提供者:王唐小菲
  1. juxing

    0下载:
  2. 利用FPGA编写程序控制液晶显示器显示矩形!-Prepared using FPGA control rectangular LCD display!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.41kb
    • 提供者:帅哥
  1. VerilogHDLDDS

    0下载:
  2. 简单介绍了直接数字频率合成技术(DD S),利用DDS设计任意 波形发生器,其能够产生矩形波、正弦波、三角波、锯齿波等多种波形 -A brief introduction of direct digital frequency synthesis (DD S), the use of DDS design of arbitrary waveform generator, which can produce rectangular wave, sine wave, triangle wave,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:195.3kb
    • 提供者:guoguo
  1. src

    0下载:
  2. The source code consist of fft block with integrated on cordic polar to rectangular and rectangular to polar form
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:11.89kb
    • 提供者:jhonny
  1. cordic

    1下载:
  2. we propose a low-cost sequential and high performance architecture for the implementation of CORDIC algorithm in two computation modes. It suited for serial operation that performs conversion between polar and rectangular coordinate systems, essentia
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.77kb
    • 提供者:Nihel Neji
  1. fpga

    0下载:
  2. 本设计是基于FPGA技术,用于产生一定频率宽度的正弦波、方波和矩形波-The design is based on FPGA technology, used to generate a certain frequency width of the sine wave, square wave and rectangular wave
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.16kb
    • 提供者:杨雪
  1. PLLVCO_VGA

    0下载:
  2. interface with vga, draw a rectangular on the screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:820.72kb
    • 提供者:Thanh
  1. dds1

    0下载:
  2. 用ALTERA 公司的fpga芯片,编程语言是VerilogHDL,实现DDS数字信号发生器,可以产生正弦信号,三角信号,矩形信号。-ALTERA company fpga chip, programming languages, Verilog HDL, to achieve the DDS digital signal generator, can generate sine signal, triangle signal, rectangular signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.5mb
    • 提供者:郭晨
  1. EDAshuzipinlvji

    0下载:
  2. 1)能够测量正弦波、三角波、锯齿波、矩形波等周期性信号的频率; 2)能直接用十进制数字显示测得的频率; 3)频率测量范围:1HZ~10KHZ切量程能自动切换; 4)输入信号幅度范围为0.5~5V,要求一起自动适应; 5)测量时间:T〈=1.5S;6)用CPLD/FPGA可编程逻辑器件实现 -1) capable of measuring the frequency of the sine wave, triangle wave, sawtooth wave, rectangular wave p
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:861.84kb
    • 提供者:安德森
  1. verilogvga

    0下载:
  2. 这是FPGA用Verilog写的VGA显示程序。可以显示一个矩形框和一个小矩形。-This is the FPGA using Verilog VGA display program. You can display a rectangular box and a small rectangle.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:234.89kb
    • 提供者:胡刚
  1. wave_freq

    0下载:
  2. 在VHDL/verilog环境下产生可调频率的波形,如三角波,方波,矩形波,同时支持计数功能,供参考-Adjustable frequency waveform generator in VHDL/verilog environment, such as triangle wave, square wave, rectangular wave, while supporting the counting function, for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-07
    • 文件大小:1.73mb
    • 提供者:haoyuguang
  1. Rectangular-wave

    0下载:
  2. 在Altera DE2-70的开发板上实现产生矩形波信号。-In the Altera DE2-70 development board to achieve a square wave signal generated.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.19mb
    • 提供者:柴贤臣
  1. serial-cordic-verilog

    0下载:
  2. implementation of cordic algorithm for many aplication like cos, sinus, polar to rectangular conversion and rectangular to polar conversion. It s written in verilog language and testbench is included
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.83kb
    • 提供者:appolo
  1. Rectangular-wave-generator

    0下载:
  2. 采用直接数字频率合成(DDS)技术原理设计,由按键设置输出频率,数码管低5位显示输出频率值;按键设置输出信号占空比,数码管高两位显示输出信号占空比,占空比类型为固定为7种:8:1、4:1、2:1、1:1、1:2、1:4、1:8、,对应显示为:8.1、4.1、2.1、1.1、1.2、1.4、1.8。-Direct digital frequency synthesis (DDS) technology design principles, the output frequency is set b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.05kb
    • 提供者:maxiaolei
  1. fenpin5_5

    0下载:
  2. Verilog 语言实现利用FPGA对输入方波实现5.5分频-the frequency of a rectangular wave is divided 5.5 using the FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:340.18kb
    • 提供者:王斌一
  1. Wipe

    0下载:
  2. Rectangular wipe generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.47kb
    • 提供者:ahmad
  1. FPGA_PWM

    0下载:
  2. 该代码的功能是在FPGA上实现PWM的功能,可以实现矩形波的占空比与频率可调。-The code function is to achieve PWM functions on FPGA, the duty cycle can be achieved with the adjustable frequency rectangular wave.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:106.71kb
    • 提供者:小松
搜珍网 www.dssz.com