CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - SDO

搜索资源列表

  1. sdsdsd

    0下载:
  2. Cpu 8bit. Vorks good. Taking all instructions, sdo OR Xor and athor... Is registers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:7.68kb
    • 提供者:kaktusasturbo
  1. QuartusII_shuoming

    0下载:
  2. QuartusII简易操作说明 VHDL 仿真器 利用Quartus II 产生.VHO 和.SDO利用在sim_lib 目录中的APEX20K_ATOMs.VHD 和 APEX20K_COMPONENTS.VHD 文件 Verilog 仿真器 -QuartusII VHDL simulator simple instructions generated by Quartus II. VHO and. SDO use in sim_lib directory APEX20K_
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:825.5kb
    • 提供者:wenjian
  1. canopen-spec

    1下载:
  2. CANopen协议的详细说明,清楚的解释了什么是对象字典,以及SDO,PDO的通信规范,对CANOPEN通信状态机也作了说明。-CANopen protocol details, a clear explanation of what is an object dictionary, and SDO, PDO' s communications standards, for CANOPEN communication state machine are also described.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-07-22
    • 文件大小:45kb
    • 提供者:朱晖
  1. mspi

    3下载:
  2. 通过SPI接口给一段位宽16位长度为8的配置寄存器进行赋值。这些配置寄存器均要求可读可写。并编写激励进行测试,先写后读,验证功能正确性。SPI接口电路的具体要求如下: (1)输入信号为全局复位信号reset,片选信号cs,串行输入时钟信号sclk,串行数据输入信号sdi和串行数据输出信号sdo。 (2)每个传输周期进行一次16位的数据传输。每个传输周期内共传输24比特的数据,其中最开始的两个比特为10时表示读操作,最开始的两个比特为11时表示写操作,接着6个比特表示地址信息,再接下来
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.32kb
    • 提供者:粥米
搜珍网 www.dssz.com