CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - UART

搜索资源列表

  1. UART设计参考

    0下载：
  2. 软 件 设 计 者 必 看 UART 设计 参考-software designers Watchable UART reference design

  3. 所属分类：VHDL编程

    • 发布日期：2008-10-13
    • 文件大小：95655
    • 提供者：joan

  1. uart

    0下载：
  2. VHDL CODE FOR UART IN DEEP MODIFIED

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-23
    • 文件大小：290816
    • 提供者：ranveer

  1. UART

    0下载：
  2. UART串口通信模块：包括接收模块RXD、发送模块TXD、分频模块FREDIV(UART serial communication module: including receiving module RXD, sending module TXD, frequency division module FREDIV)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-24
    • 文件大小：1024
    • 提供者：小_马

  1. uart

    0下载：
  2. 基于verilog的fpga串口通信,rx,tx.两根线(Basend on verilog fpga uart tong xin)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-13
    • 文件大小：4002580
    • 提供者：巴拉望

  1. uart

    0下载：
  2. UART的串口程序，收发功能都已实现，直接可用(UART serial procedures, transceiver functions have been achieved, directly available)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-26
    • 文件大小：2048
    • 提供者：上腾娱乐

  1. uart

    0下载：
  2. 自己写的很好用，很简单，容易学习 ，适合新手，基于fpga的串口uart(I write the serial of uart, suitable for novice learning, very easy to learn)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-24
    • 文件大小：3487744
    • 提供者：sqp

  1. uart

    0下载：
  2. 使用FPGA实现UART收发。支持多种波特率。(Using FPGA to achieve UART transceiver.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-25
    • 文件大小：2048
    • 提供者：马12345

  1. UART-master

    0下载：
  2. FPGA Based UART in Verilog

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-30
    • 文件大小：4096
    • 提供者：lsyy

  1. uart

    0下载：
  2. VHDL实现串口转换的代码，串行通信的发送器有五个状态：--1.X_IDLE(空闲)状态 : 当UART被复位后,状态机将立刻进入这一状态,在这个状态下, -- 状态机一直等待发送命令XMIT_CMD,当接收到发送命令后,状态机进入X_START状态,准备发送起始位信号 --2.X_START状态 : 在这个状态下,UART发送一个位时间宽度的逻辑'0',信号至TXD,即 -- 起始位,紧接着状态机进入X_SHIFT状态,发一位数据 --3.X_WAIT状态 : 当状态机处于这一个状态时

  3. 所属分类：VHDL/FPGA/Verilog

  1. verilog uart v1.0

    0下载：
  2. 基于Verilog语言写的UART模块，非常实用，可以参考，希望共同进步(Based on the Verilog language to write the UART module, very practical, you can refer to, hope to make progress together)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2017-12-27
    • 文件大小：2847744
    • 提供者：骑士1234

  1. uart

    0下载：
  2. 用Verilog实现FPGA的uart的串行通信功能，并附有testbench(The serial communication function of FPGA of UART is realized with Verilog, and Testbench is attached)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-02
    • 文件大小：308224
    • 提供者：怪了个乖

  1. 基于VHDL的UART控制器设计

    0下载：
  2. UART模块的VHDL语言设计(Design of VHDL language based on UART module)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-04
    • 文件大小：1039360
    • 提供者：周杰---123

  1. UART

    1下载：
  2. 自己写的uart实验程序，可通过按键选择波特率2400/4800/9600/19200，并通过数码管显示当前波特率。每按一次按键发送一帧数据，并通过两位数码管显示发送数据。可供新手学习。(The UART experiment program you write can select the baud rate 2400/4800/9600/19200 by key and display the current baud rate through the digital tube. Each

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-07
    • 文件大小：6758400
    • 提供者：军犬

  1. uart

    0下载：
  2. FPGA Verilog设计UART通讯程序(UART communication code with Verilog in FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-01-10
    • 文件大小：117760
    • 提供者：gq_zhou

  1. UART

    0下载：
  2. 本人用verilog编写的UART协议，经测试可用。(I am prepared to use verilog UART protocol, the test is available.)

  3. 所属分类：VHDL/FPGA/Verilog

  1. UART

    0下载：
  2. Verilog写的UART 协议。可用于FPGA RS232接口实现。(The UART protocol written by Verilog. It can be used for the implementation of the FPGA RS232 interface.)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-22
    • 文件大小：1024
    • 提供者：Gavin_Wang

  1. uart

    0下载：
  2. uart串口FPGA实现示例 example(uart serial interface example)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-23
    • 文件大小：10240
    • 提供者：davidren

  1. uart

    0下载：
  2. 用verilog实现UART串口收发。状态机形式实现，波特率可调(Use verilog to achieve UART serial transceiver. State machine form, adjustable baud rate)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-04-29
    • 文件大小：3265536
    • 提供者：zhaodameng

  1. uart

    0下载：
  2. UART接口的基于FPGA芯片，用Verilog语言实现，在quartus上操作(UART interface is implemented by FPGA)

  3. 所属分类：VHDL/FPGA/Verilog

  1. uart程序

    0下载：
  2. UART接口程序，UART字符发送函数，UART字符接收函数，主函数等(the connect of uart)

  3. 所属分类：VHDL/FPGA/Verilog

    • 发布日期：2018-05-02
    • 文件大小：11264
    • 提供者：DTGo
« 1 2 3 45 6 7 8 9 10 ... 50 »
搜珍网 www.dssz.com