CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Verilog SONG

搜索资源列表

  1. fpgasong

    0下载:
  2. 以verilog HDL 语言编写的一首歌曲,可供初学者借鉴-to Verilog HDL language of a song, draw for beginners
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:951byte
    • 提供者:王海
  1. song

    0下载:
  2. 歌曲是什么名字我忘了,代码仅提供一个用verilog编写音乐的模板,想编写什么音乐就往里边套用格式就行了。 本程序无法用软件实现仿真音乐效果,当然可以仿真波形输出,真实音乐效果需用开发板仿真才行,所以就不附仿真图了 用quartus2软件打开即可。 -What are the names of songs I forgot, the code with verilog only prepared to provide a template for the music, what mu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1018byte
    • 提供者:杨帆
  1. song

    0下载:
  2. 基于FPGA的简易电子琴琴键发音,使用语言Verilog。-FPGA-based electronic organ keyboard sounds simple, use the language Verilog.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:310.19kb
    • 提供者:zhailei
  1. music

    0下载:
  2. 用FPGA实现的歌曲“梁祝”播放程序,用Verilog HDL编写-FPGA implementation with the song " Butterfly Lovers" player, written with Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:305.46kb
    • 提供者:谭德
  1. switch

    0下载:
  2. 该模块是一个基于verilog的脉冲触发高低电平保持的模块,同时包含了消抖的功能。 主要是针对现今许多开发板上开关是弹簧式的手按下去为低电平,手一松就变成了高电平。只要按一次松开后,模块就能自动输出一个低电平。(板子上的开关正常情况为高电平) 同时消抖部分在输入clk为50Mhz的时候可以延迟21ms来判断是否为开关按下-The module is based on verilog pulsed high-low to keep the trigger module includes b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:799byte
    • 提供者:刘卫菠
  1. song

    0下载:
  2. 基于verilog实现的音乐程序,很好听啊-Verilog implementation based on the music program, good to hear ah
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:542.52kb
    • 提供者:Zhang
  1. song

    0下载:
  2. 用Verilog HDL语言编写的《梁祝》。-Using Verilog HDL language of "Butterfly."
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:540.82kb
    • 提供者:孟祥龙
  1. music_player

    0下载:
  2. 用verilog编写的音乐播放器,内置3首歌-Music player written in Verilog, built-in 3-song
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:5.14mb
    • 提供者:史发更
  1. beep

    0下载:
  2. 蜂鸣器播放《友谊地久天长》乐曲,使用Verilog编写-Buzzer play <Auld Lang Syne"> song in Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:55.04kb
    • 提供者:duan
  1. main

    0下载:
  2. 采用现场可编程逻辑器件(FPGA)制作,利用EDA软件中的verilog HDL硬件描述语言控制进行控制,然后烧写实现.按键7~1分别用于七个音符的发音(DO,RE,MI,FA,SO,LA,SI),同时LED灯点亮。按键8和9用于控制乐曲的播放,可以选择三个曲子的播放。-Using field-programmable logic device (FPGA) production, the use of EDA software verilog HDL hardware descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.42kb
    • 提供者:
  1. buzzer

    0下载:
  2. 基于EP2Q208C8,用Verilog编写的蜂鸣器音乐发生器,蜂鸣器能够根据开关的选择对应地弹奏曲子-Based EP2Q208C8, written using Verilog buzzer music generator, buzzer able to play the song based on the corresponding selection switch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:149.35kb
    • 提供者:yangxianfeng
  1. verilog-midi-reader-master

    0下载:
  2. MIDI file parser that converts song and lyric data to Verilog ROM format for use on an FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:22.11kb
    • 提供者:小海豚
  1. song

    0下载:
  2. 用硬件描述语言verilog hdl写的借助外设蜂鸣器实现产生固定的音乐。-Using Hardware Descr iption Language Verilog HDL written with peripheral buzzer to achieve fixed music.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-15
    • 文件大小:2kb
    • 提供者:hdwahfi
搜珍网 www.dssz.com