CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - Verilog fenpin

搜索资源列表

  1. fenpin

    0下载:
  2. 利用verilog语言,设计分频器,很不错的参考资料
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:282.97kb
    • 提供者:杜菲
  1. 半整数分频器的实现(verilog)

    0下载:
  2. 半整数分频器的实现(verilog),本文以6.5分频为例!很实用的!,fen pin qi
  3. 所属分类:VHDL编程

    • 发布日期:2017-03-24
    • 文件大小:67.35kb
    • 提供者:吕双
  1. FPGA-verilog-fenpin

    0下载:
  2. FPGA最常用的功能,分频,利用verilog HDL语言实现的,非常适合初学者。-FPGA most commonly used functions, frequency, using verilog HDL language, and is ideal for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:285.96kb
    • 提供者:范范
  1. fenpin

    0下载:
  2. 介绍几种常见的verilog语言的分频方法的文档-Describes several common methods of verilog language document frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:207.98kb
    • 提供者:陈小
  1. fenpin

    0下载:
  2. 开发工具是quartus II 7.0以上版本,这是一个verilog语言的分频器设计,个人作业设计,供参考学习-verilog,quartus II 7.0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:285.2kb
    • 提供者:刘玉海
  1. fenpin

    0下载:
  2. verilog语言编写的分频程序,可以通过defpram实现任意整数任意占空比分频,有详细注释-divider verilog language program can be achieved through defpram arbitrary integer divide any duty, detailed notes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:318.05kb
    • 提供者:蔡琛
  1. fenpin

    0下载:
  2. 这是一个二进制的最简单分频器,是一个简短的fpga代码,用verilog书写-This is the most simple of a binary frequency divider, the fpga is a short code, written in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:353.43kb
    • 提供者:燕归梁
  1. fenpin

    0下载:
  2. 用verilog HDL编写的任意数分频,包括偶数分频和奇数分频等。-The any number of points, including even frequency and odd frequency, etc..using Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-30
    • 文件大小:15.17kb
    • 提供者:
  1. fenpin

    0下载:
  2. 实现奇数、偶数分频,fpga,Verilog,时钟分频(clock divider,frequency division)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:2kb
    • 提供者:饭饭哒
  1. fenpin

    0下载:
  2. 用verilog语言设计了一个分频器,晶振频率为50MHz(A frequency divider is designed in Verilog language. The frequency of crystal oscillator is 50MHz)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-04
    • 文件大小:4.05mb
    • 提供者:vsslms
搜珍网 www.dssz.com