CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - access data

搜索资源列表

  1. usb_HLD3Core(400)_(B)

    0下载:
  2. 接ADDA 板卡,外接信号源(峰峰值最大为1V),运行PC 端程序可 以将输入的信号源波形在PC 上显示出来,完成USB 的数据采集功能。-access ADDA Card, external signal source (peak to peak largest 1V), PC-operating procedures can be the source of the input signal waveform displayed on the PC, and complete USB d
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:585.59kb
    • 提供者:fanbo
  1. exp03_PCI

    0下载:
  2. PCI设备查询及其配置空间的读取,Win9X/me下可以用,显示数据含义可查看PCI22规范中的介绍-inquiries and equipment PCI configuration space read, Win9X/me can use. display data access PCI22 meaning of the norms introduced
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:4.36kb
    • 提供者:唐迪
  1. pcm13

    0下载:
  2. PCM采编器器系统是一种常用的遥测设备,它可以采集多路数据并进行通信传输和数据处理,PCM 采编器控制采集各个数据通道数据的时序,并加上帧同步码形成一定格式的数据,再进行并/串转换,形成串行数据流送到调制设备供传送。-PCM Editor System is a common telemetry equipment, It can be multi-channel data acquisition and communication transmission and data processin
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:876byte
    • 提供者:张全文
  1. vhdl_i2c

    1下载:
  2. 7. IIC 接口EEPROM 存取实验 按动开发板键盘某个键CPLD 将拨码开关的数据写入EEPROM 的某个地址,按动另 外一个键,将刚写入的数据读回CPLD,并在数码管上显示。帮助读者掌握I2C 的总线协 议和EEPROM 的读写方法。-7. IIC EEPROM Access Interface Development Board experimental pressed a button keyboard CPLD code will go into the data sw
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:409.82kb
    • 提供者:赵海东
  1. vhdl1.rar

    0下载:
  2. 设计一个四路数据选择器,其功能是将四组不同的数据按要求选择一个输出.输出的那组数据有两个控制信号决定,其真值表如下: 数据选择控制端 输出的数据 Input0 Input1 output 0 0 output0 0 1 output1 1 0 output 2 1 1 output 3, Designs four ways according to the selector, its function is chooses four groups of different data accor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:27.12kb
    • 提供者:晨曦
  1. assignmentP2

    0下载:
  2. 1. Access the relevant reference books or technical data books and give accurate definitions for the following timing parameters: (1) propagation time tPD, (2) transition time tTD, (3) setup time tSU, (4) hold time tHD, and (5) clock-to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:168.37kb
    • 提供者:魏攸
  1. a1

    1下载:
  2. 基于FPGA的B超数据采集功能,根据输入图像的束同步与帧同步信号,采用中断控制进入FIFO的图像数据的读写操作!-FPGA-based B-data collection capabilities, according to the input image beam synchronization and frame synchronization signal used to control access to FIFO interrupt the operation of image dat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.79kb
    • 提供者:齐磊
  1. DHT22

    3下载:
  2. 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试.-The Quartus II software is written in the Verilog HDL language and communication of temperature and h
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.22mb
    • 提供者:yuantielei
  1. DHT22_v1.1

    3下载:
  2. 我以前曾发过V1.0版的,这是此版的修正版v1.1,修正了以前版本中的一个错误,即只能读一个数据后就再也读不出温度数据的错误。 这个是用Quartus II软件写的Verilog HDL语言写的与温湿度传感器DHT2x通信的代码. 里面有详细的注解. 主要用于DHT2x单线总线通信转换为8位并行总线通信,应用于具有外部8位总线访问功能的单片机直接读取温湿度数据. 此程序在EPM7128SLC-10中成功测试. -I' ve once spoke V1.0 version, whic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-01-25
    • 文件大小:1.04mb
    • 提供者:yuantielei
  1. MAC_Transceiver

    0下载:
  2. MAC(以太网媒体访问控制)是以太网IEEE 802.3协议规定的数据链路层的一部分,使用FPGA替代ASIC,实现以太网MAC功能非常实用。能够实现硬件系统多路多端口的以太网接入,并在自行开发需要以太网接入的嵌入式处理器设计中得到应用。具体探讨以太网MAC的功能定义,使用FPGA实现以太网MAC的方法,对以太网的相关应用设计具有指导作用。 -MAC (Ethernet Media Access Control) is a protocol under the IEEE 802.3 Ethe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.5mb
    • 提供者:陈辉
  1. display_with_dia

    0下载:
  2. 本实验仪提供了6 位8段码LED显示电路,学生只要按地址输出相应数据,就可以实现对显示器的控制。显示共有6位,用动态方式显示。8位段码、6位位码是由两片74LS374输出。位码经MC1413或ULN2003倒相驱动后,选择相应显示位。 本实验仪中 8位段码输出地址为0X004H,位码输出地址为0X002H。此处X是由KEY/LED CS 决定,参见地址译码。 做键盘和LED实验时,需将KEY/LED CS 接到相应的地址译码上。以便用相应的地址来访问。例如,将KEY/LED CS接到CS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:134.05kb
    • 提供者:yangxiao
  1. led_control

    0下载:
  2. 本实验箱采用的液晶显示屏内置的控制器为SED1520,点阵为122×32,需要两片SED1520组成,由E1,E2分别选通,以控制显示屏的左右两半屏。图形液晶显示模块有两种连接方式,一种为直接访问方式,一种为间接访问方式。本实验采用直接控制方式。 直接控制方式就是将液晶显示模块的接口作为存储器或I/O设备直接挂在计算机总线上。计算机通过地址译码器控制E1和E2的选通;读/写操作信号R/W有地址线A1 控制,命令/数据寄存器选择信号由地址线A0控制。 -The experimenta
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.15mb
    • 提供者:yangxiao
  1. module

    0下载:
  2. 深入的理解总线的概念和特性,掌握总线的传输控制特点,熟悉计算机的数据通路概念和原理,了解其构建方法以及数据和地址是怎样在通路上传输的,将运算器模块与存储器模块连接起来,了解运算器和存储器是如何协调工作的。-Understanding of the concept and characteristics of the bus master the bus transfer control features, familiar with computer data access concepts a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:530.82kb
    • 提供者:623902748
  1. DE2usingbook

    0下载:
  2. ED2中文手册,是哥们买板子时送配的,altera原版,是非常好的器件查询资料-ED2 Chinese Manual, Transmission and Distribution is a buddy bought the board when the, altera original, is a very good device for data access
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.41mb
    • 提供者:bobo
  1. sram

    0下载:
  2. 数据存储和读取电路以一个双端口SRAM为中心,用二进制计数器产生存取地址、以十进制计数器产生欲存储的数据,读出的数据经过LED七段译码,送LED数码管显示-Data storage and reading circuit in a dual-port SRAM as the central access address generated using a binary counter to generate For decimal counter data stored, read out th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:424.37kb
    • 提供者:william
  1. vhdl5

    0下载:
  2. 利用IP core完成2X16字符液晶屏的访问。通过写命令来控制将数据写到哪一行;通过写数据,将数据输出在液晶屏上显示。-Using IP core to complete 2X16 character LCD screen access. By writing the command to control where the data write line by writing the data, output data displayed on the LCD screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:24.5kb
    • 提供者:王记存
  1. dual_port_rom

    0下载:
  2. dual port ram, it is having two data lines and two address lines at a time we can access two data from the two data lines
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:709byte
    • 提供者:srinivas
  1. DE3_User_manual

    0下载:
  2. ALtera公司的ED3开发板,用户手册,The DE3 board has plenty of features that allow users to implement a wide range of designed circuits.-The DE3 board has plenty of features that allow users to implement a wide range of designed circuits.The Stratix® III devic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-19
    • 文件大小:4.99mb
    • 提供者:leilei
  1. i2c_slave

    0下载:
  2. 多集成电路制造商均提供了多种功能强大的I2C总线应用芯片。I2C总线大量应用在视频、音像系统中,在I2C总线技术上还有许多工作可做,如位方式的数据通信;由ACCESS.BUS构成的桌面多机系统及网络等。本课题就是居于这方面的考虑,设计一个基于FPGA的I2C总线通信系统。-Many IC manufacturers offer a variety of powerful application chip I2C bus. I2C bus is widely used in the video,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.9kb
    • 提供者:wangss
  1. zxcpu

    0下载:
  2. 用VHDL语言设计了一个含10条指令的RISC处理器。假定主存可以在一个始终周期内完成依次读写操作且和CPU同步,系统使用一个主存单元。处理器指令字长16位,包含8个通用寄存器,1个16位的指令寄存器和一个16位的程序记数器。处理器的地址总线宽度16位。数据总线宽度16位,取指和数据访问均在一跳蝻数据总线。处理器支持包含LDA,STA,MOV,MVI,ADD,SUB,AND,OR,JZ,JMP十条指令。其中仅有LDA和STA是访存指令。-VHDL language design with a R
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.03mb
    • 提供者:zhaoshu
« 12 »
搜珍网 www.dssz.com