CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - bch code

搜索资源列表

  1. viterbi_for_bch.rar

    0下载:
  2. Viterbi based trellis decoder for (7,4) - binary BCH code,Viterbi based trellis decoder for (7,4)- binary BCH code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:834byte
    • 提供者:shahifaqeer
  1. Verilog_for_BCH

    0下载:
  2. 使用verilog语言实现BCH编码,用于通信信道编码-Using verilog language implementation BCH coding, channel coding for communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:9.03mb
    • 提供者:咕嘟大树
  1. 原代码

    0下载:
  2. 8051核的vhdl原代码。-8051 core VHDL source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-09
    • 文件大小:95.56kb
    • 提供者:艾霞
  1. Bch15_5

    0下载:
  2. The attached file consists of implimentation of BCH codes in VHDL programming using XILINX software. This code will reduce the no. of gates requirement.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:12.51kb
    • 提供者:babi
  1. bch-code

    0下载:
  2. this a bch code wich is in visual c-this is a bch code wich is in visual c++
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-28
    • 文件大小:914kb
    • 提供者:rakhi
  1. bch_encode

    0下载:
  2. this bch encoder verilog code-this is bch encoder verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:1.57kb
    • 提供者:rakhi
  1. bch-coding

    0下载:
  2. In this project, we are implementing the error detection and correction using BCH code (Bose Chaudhuri Hocquenghem). Using VHDL and targeted on FPGA for synthesis of the code. The encoder and decoder combine called as a codec.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-10
    • 文件大小:5.88mb
    • 提供者:venkata vijay
  1. BCH

    0下载:
  2. BCH码是循环码中的一个重要子类,它具有纠正多个错误的能力,广泛应用于移动通信和卫星通信中。BCH码有着严密的代数结构,是目前研究得比较透彻的一种码。-BCH codes are cyclic codes is an important sub-class, it has the ability to correct multiple errors, widely used in mobile communications and satellite communications. BCH co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:59.82kb
    • 提供者:wangzhi
  1. BCH-dec

    0下载:
  2. 基于C的BCH纠错码研究,已经做了调试,和你好用。-C-based study of the BCH error correction code, debugging has been done, and Hello to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-21
    • 文件大小:1kb
    • 提供者:
  1. BCH

    1下载:
  2. BCH 是纠错能力可控的纠错编码,是循环码的子类. 介绍了BCH 码的编码原理和设计方法,在特定信道和调制方式下对经过BCH 编码的系统进行仿真,分析BCH 码在特定信道下的编码增益.-BCH is error correction ability of controllable error correction coding, is a subclass of cyclic code. Introduces BCH code coding principle and design method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:252.03kb
    • 提供者:周明新
  1. Performance-Analysis-of-(63-56)-Bch-Code-Using-mu

    0下载:
  2. BCh code for error correction contro-BCh code for error correction controll
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.94mb
    • 提供者:Amit
  1. syndrome

    0下载:
  2. the first step og bch code decoder part. syndrome generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:652.25kb
    • 提供者:neeha
  1. bch_dec_enc_dcd_latest.tar

    0下载:
  2. BCH译码器设计源代码,它能实现对两位错误的纠正。这是最新版本。-The BCH decoder design source code, it can achieve the two error correction. This is the latest version.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1015.61kb
    • 提供者:jiangxingtong
  1. BCH_EN

    1下载:
  2. 基于FPGA的GPS/BD信号发生器中BCH编码发生器模块,使用verilog编写- FPGA-based GPS/BD signal generator BCH code generator module, using verilog write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-11-10
    • 文件大小:4.36mb
    • 提供者:刘先生
  1. rs_decoder_31_19_6_latest.tar

    0下载:
  2. 31.19解码器-   RS code is the BCH code of multi-systerm, after a long time of development, the theory and technology of RS code has been rather mature that it can rectify burst error and random error at the same time, especially burst error. It is widel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:25.47kb
    • 提供者:贺文忠
  1. decoder

    0下载:
  2. bch decoder 3072 3240 vhdl source code with ise software
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-02-10
    • 文件大小:2kb
    • 提供者:Mojtaba
  1. BCH_VLSI

    0下载:
  2. 使用HLS完成BCH编码的运算通路的设计,纯组合逻辑,对于65nm工艺可跑上1GHz。已经组合逻辑分为了多个部分,可在每一个部分之间插流水线。 附上可综合的纯RTL Code以及C++代码,以及Modelsim仿真。 可通过我的优化选项来学习如何优化HLS工具生产的代码。(BCH Encoder realized using HLS tool. Combinational logic.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-18
    • 文件大小:13.83mb
    • 提供者:蔡宇杰
  1. bch_verilog-master

    0下载:
  2. BCH code Open Source
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-30
    • 文件大小:62kb
    • 提供者:sunili
  1. 2bit_ecc

    0下载:
  2. 基于BCH码的ECC纠错算法,可纠错2位错误码,供参考(Based on BCH code ECC error correction algorithm, two error codes can be corrected for reference.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:24kb
    • 提供者:一粒尘埃
搜珍网 www.dssz.com