CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - character generator

搜索资源列表

  1. zffsq

    0下载:
  2. 此文是一个完整的字符发生器的设计及设置,文中有完整的vhdl代码及原理图.-This article is a complete character generator design and installation, a complete text of the code and vhdl diagram.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:18.48kb
    • 提供者:cheng
  1. uart16550_latest[1].tar

    0下载:
  2. 开源UART IP核16550,该IP核兼容16550 UART,具有Modem功能,完全可编程的串行接口具有可设置的字符长度、奇偶校验、停止位以及波特率生成器。-Open-source UART IP core 16550, the IP core is compatible with 16550 UART, with Modem function, fully programmable serial interface can be set up with a character lengt
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.49mb
    • 提供者:lisa1027
  1. ControlCharacterGeneration

    0下载:
  2. The Control Character Generator generates the characters like ‘Start’, ‘End’, ‘Idle’. The control characters are added to the actual frames that are transmitted. The ‘Start’ character is appended before starting of frames and the character ‘End’ is a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:782byte
    • 提供者:Nikhil
  1. zifujiance

    0下载:
  2. 数电仿真实验,实现序列信号发生器,字符检测,纠错电路,串并转换等功能-Number of electrical simulation sequence signal generator, character detection, error correction circuits, SERDES functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:198.99kb
    • 提供者:耿如月
  1. dot-matrix-display

    0下载:
  2. 1、 了解点阵字符产生和显示原理和系统的16*16点阵的工作机理。 2、 加强对总线产生、地址定位的CPLD实现方法的理解。 3、 掌握在FPGA中调用ROM的使用方法。 -1 for dot matrix character generator and display principles and systems 16* 16 dot matrix working mechanism. 2, to strengthen the bus generation, address loca
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1.86mb
    • 提供者:于治成
  1. epm240_example

    0下载:
  2. VHDL代码,共10个程序,分别是1分频器2状态机3计数器4拨码开关对应数码管显示5键盘及显示6键盘显示7交通灯8汉字滚动9ADC0804直流采样和显示10正弦波发生器(A total of 10 procedures, namely, 1 frequency dividers, 2 state machines, 3 counters, 4 dial switches, corresponding to digital tube display 5 keyboard and display 6
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-04-22
    • 文件大小:308kb
    • 提供者:girl_lily
搜珍网 www.dssz.com