搜索资源列表
chengxu(vhdl)
- 这是用VHDL编写的FPGA与计算机进行串口通信的程序和一个LED程序-VHDL and FPGA prepared by the computer serial communication procedures and an LED procedures
CHENGXU
- 8253定时期的实现。。只介绍方式的代码程序
chengxu
- 在maxplusII上用VHDL语言编程实现的数字基带信号的同步提取，是一个密码输入和修改的实例。在硬件实验箱上连线，并将程序下载到主芯片上完成。
chengxu
- 信号测量 实时显示 延时2秒 键盘扫描
直方图统计的Verilog实现
- chengxu:直方图统计的Verilog实现，大家可以共同学习
mma7455-IIC-chengxu-C52
- mma7455IIC测试程序C52 外加1602显示和串口数据发送-mma7455IIC test program to display and C52 plus 1602 serial data transmission
chengxu
- 一个分频器，一个卷积编码器的程序，都是VDHL的-A frequency divider, a convolutional encoder program, are VDHL of
eda-chengxu
- VHDL语言源程序，使用元件例化的方法设计简易数字钟-VHDL language source code, the use of components instantiated designed simple digital clock
chengxu
- 关于频率计程序的设计，LCD控制程序，PSK调制解调的控制程序，MSK调制解调控制程序，电梯控制程序，TLC5510控制程序，基带码发生器程序，电子琴程序，自动售货机程序，电子时钟程序，步进电机控制定位系统，波形发生器，出租车计价器，ADCO809-Procedures regarding the design of frequency meter, LCD control procedures, PSK modulation and demodulation of the control pr
shanshuoliushui
- verilog实现闪烁灯和流水灯dechengxu-verilog liushuideng shanshuodeng chengxu
ddr-sdram--chengxu
- ddr的控制程序，实用Verilog语言实现的非常的具体，非常无奈过的实用。-ddr
ENT6
- 加法计数器的VHDL工程，程序，仿真图形-adder jishuqi de VHDL FANGZHEN ,CHENGXU
chengxu
- 加法器 比较器verilog hdl 等简单小程序 新手学习中 见谅-Adder comparator verilog hdl Adder comparator verilog hdl a small way as simple novice learning apologize
VHDL-diante-KONGZHI-CHENGXU
- 一个VHDL电梯控制器的程序1、 每层电梯的入口处设有上下请求开关，电梯内设有乘客到达层次的停站请求开关。 2、 设有电梯所处位置指示装置及电梯运行模式（上升或下降）指示装置。 3、 电梯每秒升降一层。 4、 电梯到达有停站请求的楼层后，经过1s电梯打开，开门只是灯亮，开门4s后，电梯门关闭（关门指示灯灭），电梯继续运行，直至执行完请求信号后停在当前楼层。 5、 能记忆电梯内外的所以请求信号，并按照电梯运行规则依次响应，每个请求信号保留至执行后消除。
chengxu
- 基于FPGA的DDS信号发生器设计，可以运行并出结果-The spurious signal generator based on FPGA design，Can run and out the results
fpga-chengxu
- 对扩频通信系统的仿真程序，应用于fpga开发环境下-a simulation of Spread spectrum communication, using for fpga environment
chengxu
- EDA实验程序实现8位全加器，999计数器数码管显示以及频率计数器显示的源程序。。。以经过测试。-EDA experimental procedures to achieve 8-bit full adder, counter 999 and frequency counter digital display shows the source. . . To be tested.
chengxu
- 4位乘法器，4位除法器，K倍频的VHDL实现-Four multipliers, four dividers, K multiplier of VHDL
DF2C8_15_DAC
- DAC 的转换程序，加说明等。完整的程序，代码说明。-DAC chengxu .complete
chengxu
- 实现用PG12864LCD设计的指针式电子钟-Realize PG12864LCD pointer type design with the electric clock