搜索资源列表
-
0下载：
Implement a 3-digit BCD counter. Display the contents of the counter on the 7-segment
displays, HEX2− 0.
Derive a control signal, from the 50-MHz clock signal provided on the DE2 board, to
increment the contents of the counter at one-se
-
-
0下载：
八音自动播放电子琴设计 vhdl源码，文件内有具体注释
[VHDL-XILINX-EXAMPLE26.rar] - [VHDL经典设计26例]--在xilinx芯片上调试通过--[01--1位全加器][02--2选1多路选择器][03--8位硬件加法器][04--7段数码显示译码器][05--8位串入并出寄存器][6--8位并入串出寄存器][7--内部三态总线][8--含清零和同步时钟使能的4位加法计数器][9-
-Octave electronic keyboard play aut
-
-
0下载：
一个用VHDL语言编写的十进制计数器，后续还有分频器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ，最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器，适合初学者，通过这些程序，刚接触VHDL的学习者可以一步步的去认识和了解VHDL，最后通过设计一个具有实用功能的电路，来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过，硬件平台是自己学校设计的一块开发板，要了解的可以联系本人。联系QQ：782649157 -VHDL language us
-
-
0下载：
一个用VHDL语言编写的1/16分频器，后续还有计数器、数据选择器、七段数码显示程序等软件平台是Quartus II 7.2 ，最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器，适合初学者，通过这些程序，刚接触VHDL的学习者可以一步步的去认识和了解VHDL，最后通过设计一个具有实用功能的电路，来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过，硬件平台是自己学校设计的一块开发板，要了解的可以联系本人。联系QQ：782649157 -Written in VHDL
-
-
0下载：
Written in VHDL language using a 1 / 16 divider, follow-up there is the counter, data selector, seven-segment digital display procedures, the software platform is Quartus II 7.2, the final adoption of these small modules can be combined to produce a
-
-
0下载：
一个用VHDL语言编写的七段数码管显示程序，后续还有分频器、数据选择器、计数器程序等软件平台是Quartus II 7.2 ，最后通过这些小的模块可以组合起来制作出一个时钟或者其它的任意进制计数器，适合初学者，通过这些程序，刚接触VHDL的学习者可以一步步的去认识和了解VHDL，最后通过设计一个具有实用功能的电路，来增加学习者的成就感和学习兴趣。所有程序软硬件调试都成功通过，硬件平台是自己学校设计的一块开发板，要了解的可以联系本人。联系QQ：782649157 -Written in VHDL
-
-
0下载：
Xilinx clock. DIGITAL CLOCK for Spartan-3
Starter Board. This design shows how to generate a digital
clock and display the output to the multiplexed 7-
segment display in VHDL.
-
-
0下载：
用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟，
实现分钟的增或者减。该设计包括以下几个部分：
（1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲；
（2）手动调节电路，包括“时增”“时减”“分增”“分减”。
（3）时分秒计时电路。
（4）7 段数码管显示电路。-Design with VHDL, digital clock, to achieve in the digital display minutes and seconds,
-
-
0下载：
8位显示电子时钟，由7段数码管作为显示输出，带有调试调分调秒的按键功能-8-bit display digital clock, as the 7-segment display output, with sub-tone seconds debug button adjustment function
-
-
0下载：
spartan 3 7 segment clock display
-
-
0下载：
D_flipflop：1位D触发器的设计
D_fllipflop_behav：4位D触发器的设计
reg1bit：1位寄存器设计
reg4bit：4位寄存器设计
shiftreg4：一般移位寄存器的设计
ring_shiftreg4：环型移位寄存器的设计
debounce4：消抖电路的设计
clock_pulse：时钟脉冲电路的设计
count3bit_gate：3位计数器的设计
count3bit_behav：3位计数器的设计
mo
-
-
0下载：
开关数据加载到寄存器并显示的设计与实现.3． 设计一个可以把4个开关的内容存储到一个4位寄存器的电路，并在最右边的7段显示管上显示这个寄存器中的十六进制数字。我们使用到去抖动模块clock_pulse， 用btn[0]作为输入；8位寄存器模块，用btn[1]作为加载信号；7段显示管上的显示模块x7segbc；分频模块clkdiv，用以产生模块clock_pulse和x7segbc的clk190时钟信号。-Design of switching data is loaded into the re
-
-
0下载：
用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟，
实现分钟的增或者减。该设计包括以下几个部分：
（1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲；
（2）手动调节电路，包括“时增”“时减”“分增”“分减”。
（3）时分秒计时电路。
（4）7 段数码管显示电路。
将 SW1 和SW2 初始状态均置为高电平。拨动开关SW1 到低，分钟进行加计数，秒停
止计数，当计数到59 时，从00 开始重新加计数，将SW1 拨动到高时，在当前状
-
-
1下载：
VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字频率计，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. Includes 3 -8 decoder, 4 1 selector, 6 elevator, line 8 Line 8 line -3 encoder, -3 prio
-
-
0下载：
VHDL代码，一些课本的小程序。包含3线-8线译码器，4选1选择器，6层电梯，8线-3线编码器，8线-3线优先编码器，8选1，BCD-7段显示译码器真值表，半加器，摩尔状态机，数字时钟，序列检测器的设计，一般状态机等等。(VHDL code, some textbooks for small programs. It includes 3 line -8 line decoder, 4 selector 1 selector, 6 elevator, 8 line -3 encoder, 8 l
-
