搜索资源列表
fifo_01
- 8位相等比较器，比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn-eight other phase comparators, Comparing the same whether the median 8 -- 8-bit Identity Comparator -- uses 1993 std VHDL --
decode_for_m68008
- -- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any output -- csbar(0) : X\"00000\" to X\"01FFF\" -- csbar(1) : X\"40000\" to X\"43FFF\" -- csbar(2) : X\"08000\" to X\"0AFFF\" -- csbar(3) : X\"E000
mo0re_FSM
- -- Moore State Machine with explicit state encoding -- dowload from: www.fpga.com.cn & www.pld.com.cn--- Moore State Machine with explicit state encoding -- dowload from : www.fpga.com.cn
FSM02
- 异步复位状态机 -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn -asynchronous reset state machine -- State Machine with Asynchronou 's Reset -- dowload from : www.fpga.com.cn
BoothMultiplier
- -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthe
wave_gen
- 波形发生器，带TESTBENCH， 多平台 -- the design makes use of the new shift operators available in the VHDL-93 std -- this design passes the Synplify synthesis check -- download from: www.fpga.com.cn & www.pld.com.cn -waveform generator, with TESTBENCH.
eetop.cn_Crack_Modelsim.SE.6.6
- Modelsim 6.6c keygen
quartusII8.0_crack.rar
- quartusii8.0正式版破解器,正式版可到官网去下载。http://www.altera.com.cn/,quartusii8.0_crack
CDC-Protocal(cn)
- 汽车音响CD机通讯控制协议CDC协议中文版。-CDC PROTOCAL
shifter
- 移位运算器SHIFTER 使用Verilog HDL 语言编写，其输入输出端分别与键盘/显示器LED 连接。移位运算器是时序电路，在J钟信号到来时状态产生变化， CLK 为其时钟脉冲。由S0、S1 、M 控制移位运算的功能状态，具有数据装入、数据保持、循环右移、带进位循环右移，循环左移、带进位循环左移等功能。 CLK 是时钟脉冲输入，通过键5 产生高低电平M 控制工作模式， M=l 时带进位循环移位，由键8 控制CO 为允许带进位移位输入，由键7 控制:S 控制移位模式0-3 ，由键6 控制
EXERCISE_5_3_4_3
- CLK 为其时钟脉冲 M 控制工作模式 CO 为允许带进位移位输入 S 控制移位模式0-3 D[7..0]是移位数据输入 QB[7..0]是移位数据输出 CN是移位数据输出进位-M for the clock pulse CLK mode control allow CO to enter into the S displacement control mode shift 0-3 D [7 .. 0] is the data input shift
PM7832_IC-ON-LINE.CN
- 这个是分布式基站BBU和RRU的IR接口的接口芯片Datasheet-This is a distributed base station BBU and RRU' s IR interface interface chip Datasheet
verilog-golden-reference-guide.cn
- verilog黄金参考指南中文版,verilog推荐参考书-verilog golden reference guide , verilog recommended reference books
IEEE SystemVerilog3.1a语言参考手册.cn
- IEEE SystemVerilog3.1a语言参考手册.cn.chm
cn
- Multiprogramming winder river
openPOWERLINK_V2.4.1.tar
- powerlink主从站代码，基于x86/arm/fpga，分别都有例程-powerlink mn/cn code，base on x86/arm/fpga
h264enc_v1.0
- H.264的FPGA实现,包括详细的仿真文件(h.264 fpga http://soc.fudan.edu.cn/vip)