CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - dianzizhong

搜索资源列表

  1. dianzizhong

    0下载:
  2. 这是我在学习过程中编的数字钟的原程序,含各种时钟模块,以及计数器,累加器等,可以直接下载,已经编译通过!-This is my learning process in the middle of the 10-minute program, containing various clock module and the counter, accumulator, and can download, compile!
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:538.64kb
    • 提供者:刘恒辉
  1. dianzizhong

    0下载:
  2. 用vhdl编写的简易电子中设计,经过测试成功,且用记事本上载,无需阅读器进行阅读。
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.4kb
    • 提供者:stone
  1. dianzizhong

    0下载:
  2. 电子时钟程序设计与仿真验证,VHDL语言-Clock Electronics Design and Simulation, VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:57.79kb
    • 提供者:DAVID
  1. shuzizhongdevhdl

    0下载:
  2. 用vhdl写的电子钟的源代码 可供初学vhdl者使用-use vvhdl write dianzizhong yuandaima gongchuxueshiyong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:730.27kb
    • 提供者:吴红梅
  1. dianzizhong

    0下载:
  2. (1) 设置复位功能    (2) 设置启/停功能    (3) 计时精度大于0.01s    (4) 最长计时时间为24h (5)闹钟 (6)设定时间 (7)正点报时 -(1) set the reset function (2) set up Kai/stop function (3) is greater than the accuracy time 0.01s (4) the longest time to time 24h (5
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1mb
    • 提供者:孙国栋
  1. dianzizhong

    0下载:
  2. 利用FPGA实现电子钟,包括计数器控制器。-Using FPGA to achieve clock, including the counter controller.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.5kb
    • 提供者:羔羊
  1. dianzizhong

    0下载:
  2. 该代码是用VHDL编写的电子时钟,可以实现调时调分,7段码显示,在Xilinx的Spartan3E上下载测试过,压缩文件中包含了整个工程,并有管脚分配文件,非常适合VHDL的初学者,比如一些基本的按键,去抖,闪烁写法。-The VHDL code is written using the electronic clock adjustment can be achieved when the transfer points, 7 code shown to download the Xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:516.81kb
    • 提供者:wangyu
  1. dianzizhong

    0下载:
  2. 实现2分频电路的设计!在VHDL的分频中有很好的用处!-Achieve 2-way
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.42kb
    • 提供者:zhaochen
  1. dianzizhong

    0下载:
  2. 用FPGA实现多功能电子钟的全部程序,包括亮度调整,时间日期现实与调整,闹钟和秒表-FPGA implementation of multi-function electronic clock procedures, including brightness adjustment, the reality and adjustment of the time and date, alarm clock and stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:819.67kb
    • 提供者:刘振良
  1. DianZiZhong

    0下载:
  2. 智能数字钟完整Verilog HDL代码,数码管显示,三个按键控制,能完整显示年月日和时分秒及对其的调整设置,能设置闹钟,有秒表,有10秒倒计时-Alarmclock Verilog HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10.38kb
    • 提供者:豪哥
  1. dianzizhong

    0下载:
  2. 用VHDL语言编写的数字电子钟的代码,在quartus上运行即可-Digital clock using VHDL language code can be run on in the quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:801byte
    • 提供者:li peng
  1. dianzizhong

    0下载:
  2. 使用Verilog语言编写的电子钟,课堂小实验,经过测试可用。-Electronic clock, with Verilog language classroom experiments, after testing is available.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:10.74kb
    • 提供者:lilu
搜珍网 www.dssz.com