CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - digital clock verilog alarm

搜索资源列表

  1. Verilog DHL数字钟

    1下载:
  2. 用Verilog DHL语言编写的一个数字钟程序,除了基本计数,还具有校时,闹钟功能-Verilog language used in the preparation of a digital clock procedures, in addition to the basic count, but also with school, an alarm clock
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.85kb
    • 提供者:谢树扬
  1. clockv

    0下载:
  2. 使用Verilog语言编写的数字钟程序.有慢校时,快校时,闹钟等功能.-use Verilog language prepared by the digital clock procedures. Schools are slow, quick school, alarm clock functions.
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:5.14kb
    • 提供者:刘吉
  1. clock_verilog.rar

    0下载:
  2. verilog语言实现的数字钟,各种定时闹钟功能类似真实的表~利用EDA实验平台实现~~,Verilog language implementation of the digital clock, alarm clock features a variety of regular table similar to the real experimental platform ~ using EDA implementation ~ ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3kb
    • 提供者:曹兵
  1. shuzizhong

    0下载:
  2. 设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。 实验平台: 1. 一台PC机; 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告-The design of a can be hours, minutes, seconds time of 12 hours or 24 hours system, d
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:415.77kb
    • 提供者:盼盼
  1. clock

    1下载:
  2. 采用Verilog HDL语言编写的多功能数字钟,包括四个功能:时间显示与设置、秒表、闹钟、日期显示与设置.-Using Verilog HDL language multi-functional digital clock, including the four functions: time display and settings, stopwatch, alarm clock, date display and settings.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-05-14
    • 文件大小:2.96mb
    • 提供者:陈涵
  1. clock

    0下载:
  2. 多功能数字钟Verilog HDL的源码,能够整点报时,报整点数,设定任意时刻闹钟,低音高音两种频率。-Multi-function digital clock Verilog HDL source code, set the alarm clock at any time, bass treble two frequencies. It s for FPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:961.08kb
    • 提供者:Stone Lei
  1. complete

    0下载:
  2. 用Verilog编写的数字钟与汽车尾灯模块。其中数字钟具有时间显示的基本功能,按键校时校分,闹钟模块(包含校时校分),仿电台报时(四低一高),整点报时,12-24显示切换等强大功能。-With a digital clock in Verilog modules and automotive taillights. Digital clock which displays the basic functions of a time, school hours when school keys,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:235.32kb
    • 提供者:Bean
  1. shuzizhong

    0下载:
  2. 数字钟verilog程序,实现了校时、闹钟校正、整点报时功能。-Digital clock verilog program, school, alarm clock correction, the whole point timekeeping function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:100.35kb
    • 提供者:veryshi
  1. digital-clock

    0下载:
  2. verilog实现数字钟功能,闹钟功能,日历功能-Verilog digital clock function, alarm clock function, calendar function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:175.92kb
    • 提供者:passerby9091
  1. clock

    1下载:
  2. 用 Verilog HDL 设计一个多功能数字钟,包含以下主要功能: 1) 计时,时间以 24 小时制显示; 2) 校时; 3) 闹钟:设定闹钟时间,可利用 LED 闪烁作为闹钟提示; 4) 跑表:启动、停止; 5) 其他。-Using Verilog HDL design a multi-functional digital clock contains the following main functions: 1) time, the time is displayed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:1.18mb
    • 提供者:毛洋
  1. test12

    0下载:
  2. 自己用VerilogHDL语言编写的时钟程序,包括时钟进位计数模块,数码管显示模块和闹钟模块。在cpld芯片上经测试有效(开发环境没找到VerilogHDL,就选了VHDL,其实他们不一样的……)-Clock with Verilog HDL language written procedures, including clock binary counter module, digital display and alarm modules. The CPLD chip has been te
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:874byte
    • 提供者:潘昕
  1. alarm

    0下载:
  2. 利用vhdl和verilog两种方式可以实现的fpga芯片的数字钟,其中包含多个可设计改动的个性化模块。源代码利用quartusii平台写作,可移植性很强。-Using vhdl and verilog fpga can be achieved in two ways-chip digital clock, which includes several design changes personality module. Source code using the platform quartu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-17
    • 文件大小:313.03kb
    • 提供者:程煜河
  1. num_clock

    0下载:
  2. 基于DE0实验板开发的verilog数字钟程序。实现了12/24小时制切换;闹钟;整点报时等功能。-Based on experimental board development DE0 verilog digital clock procedures. To achieve a 12/24 hour switch alarm clock whole point timekeeping function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.91mb
    • 提供者:饶全成
  1. clock

    0下载:
  2. verilog的数字钟代码,在XILINX上运行,可以手动设置时钟、闹钟,可报警-digital clock verilog code running on XILINX, you can manually set the clock, Alarm Clock, alarm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:11.18kb
    • 提供者:严毅民
  1. clock

    0下载:
  2. 采用可综合的Verilog代码编写一个带闹钟功能的数字钟。使其具有以下功能: 1)计时功能:包括小时、分钟、秒钟。 2)校时功能:对小时、分钟和秒钟进行手动校时。 3)定时和闹钟功能:能在手工设定的时间产生闹铃音。 -Using synthesizable Verilog coding a digital clock with alarm. It has the following features: 1) timing functions include: hours, m
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.81kb
    • 提供者:shikai
  1. clock

    0下载:
  2. 原创数字钟verilog程序,能实现数字钟基本功能,如:计数,跑表,定时,闹钟。用于ISE软件。-Original digital clock verilog procedures, to achieve the basic functions of digital clock, such as: counting, stopwatch, timer, alarm clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:221.51kb
    • 提供者:李悦
  1. clock

    0下载:
  2. 基于verilog简易数字钟,能够做到计时,闹钟,倒计时等功能。(Based on Verilog simple digital clock, can achieve time, alarm clock, countdown and other functions.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:27.37mb
    • 提供者:三斤泽
  1. kcsj

    0下载:
  2. 利用Verilog层次化设计的多功能数字时钟,可以调时,设置闹钟,仿广播台整点报时(The use of Verilog hierarchical design of multi-functional digital clock, you can set the alarm clock, similar to the broadcast station, the whole point of time)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-17
    • 文件大小:934kb
    • 提供者:SEEC
  1. clock

    1下载:
  2. 自己开发的电子时钟小程序,通过数码管显示时间,key1和key2控制校时校分,key3切换时钟模式和闹钟模式,切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。(Self developed electronic clock applet, through the digital tube display time, key1 and key2 control time correction, Key3 switch clock mode and
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:8.91mb
    • 提供者:军犬
  1. 数电开放实验

    0下载:
  2. 基于Basys2的带测温、定闹钟、温度上下限报警装置的数字电子钟,可自动处理闰年闰月。(Basys2 temperature measurement, alarm clock, temperature alarm device based on digital electronic clock, can automatically handle leap year leap.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-05-03
    • 文件大小:1.19mb
    • 提供者:qqqwwwee
« 12 »
搜珍网 www.dssz.com