CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - electronic schematic

搜索资源列表

  1. electric-8.08

    0下载:
  2. The ElectricTM VLSI Design System is an open-source Electronic Design Automation (EDA) system that can handle many forms of circuit design, including: * Custom IC layout * Schematic Capture (digital and analog) * Textual Languages such a
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-08
    • 文件大小:14.67mb
    • 提供者:杨晓斐
  1. mima

    0下载:
  2. 基于FPGA的电子密码锁控制电路的设计,包涵源代码和密码锁的整体组装设计原理图-FPGA-based electronic code lock control circuit design, includes source code and password lock schematic design of the overall assembly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:163.65kb
    • 提供者:asdhf
  1. edaDesign

    0下载:
  2. 电子电路分析与设计(EDA软件应用二)MAX+plusII应用 第一章 GW48 EDA系统使用说明 第二章 原理图输入设计方法 第三章 VHDL设计初步 第四章 实验-Electronic Circuit Analysis and Design (EDA software application 2) MAX+ plusII Chapter GW48 EDA application system for use Chapter schematic design VHDL des
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:348.38kb
    • 提供者:杜尘
  1. synth_fft

    0下载:
  2. fftprocessing can complete 256 pointsFFT.-Hardware Descr iption Language(HDL)is an advanced electronic designmethod.After HDL was put into use,it has draw great attention and gained popularity.The design used Verilog HDL and Schematic for entry tools
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:54.84kb
    • 提供者:zzy
  1. PLD-LOGIC_SPWM

    0下载:
  2. 电子设计竞赛中获二等奖,在FPGA中实现的两路自然采样SPWM,原理图输入法设计,1024*八位正弦查找表,带FSK和ASK调制功能,频率范围8KHz~12KHz.-Electronic Design Competition second prize in the FPGA to achieve the two natural sampling SPWM, schematic design input, 1024* eight sine look-up table, with FSK and A
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.51mb
    • 提供者:zlz
  1. SG_FPGA

    0下载:
  2. 2006年电子设计竞赛二等奖,多功能函数、信号发生器核心器件FPGA内部的原理图,主要模块用VHDL代码描述,包括PLL、相位累加器、波形算法和正弦波查找表,可实现0.005Hz~20MHz的多波形信号产生,频率步进值0.005,输出接100MSPS速率的DAC--AD9762-Electronic Design Competition 2006, second prize, multi-function signal generator within the core of the devic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.05mb
    • 提供者:zlz
  1. 3110000854

    0下载:
  2. 基于quartus的EDA八路抢答器电子设计.完备的电路图,仿真已经通过-The complete schematic, simulation by electronic design based the quartus of EDA eight-way Responder.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:1.82mb
    • 提供者:CCB
  1. miaobiao

    0下载:
  2. 数字电路课程设计,原理图实现设计一个电子秒表-Digital circuit design, schematic design to achieve an electronic stopwatch
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.3mb
    • 提供者:王威
  1. d_clock

    0下载:
  2. 基于QUARTUSII,电子时钟,可用,VHDL以及原理图。-Based QUARTUSII, electronic clock, available, VHDL and schematic.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:10.9mb
    • 提供者:barbossa
搜珍网 www.dssz.com