CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - floating point division

搜索资源列表

  1. div(FLP).rar

    0下载:
  2. 是Nios II處理器下客製化指令的一個32位元浮點數除法器,可將兩IEEE 754格式的值進行相除,Nios II processors are customized instruction under a 32-bit floating-point divider can be two format IEEE 754 value division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:17.93kb
    • 提供者:TTJ
  1. vhdl.rar

    0下载:
  2. 该pdf 详细的介绍了 浮点小数的计算法则,和在vhdl程序中 浮点小数的表示方法,和乘除法的运用 希望对大家有用,The pdf in detail the calculation of the decimal floating-point rules, and procedures in vhdl decimal floating-point method, and the use of multiplication and division for all of us hope tha
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:202.61kb
    • 提供者:gjp_rain
  1. fudianshuyunsuan

    0下载:
  2. 介绍一组浮点数的运算代码,包括加减乘除运算的VHDL代码实现-Introduced a set of floating-point code of the operation, including addition and subtraction multiplication and division operations to achieve the VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:315.89kb
    • 提供者:jiachen
  1. Double_FPU

    0下载:
  2. 详细介绍双精度浮点数据的格式,以及加减乘除运算的实现方法-Details of the format of double-precision floating-point data, and the realization method of addition and subtraction multiplication and division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:93.9kb
    • 提供者:小娟
  1. 在VHDL中实现高精度快速除法

    2下载:
  2. 高精度的浮点数除法运算,基于浮点运算的FPGA实现,单精度浮点数-High-precision floating-point division operation, the FPGA based on the realization of floating-point operations, single precision floating point
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-19
    • 文件大小:79.53kb
    • 提供者:jiachen
  1. SIM1

    0下载:
  2. double precision floating point algorithm implemented only division method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:553.92kb
    • 提供者:Nithyanand
  1. fpu_div

    0下载:
  2. verilog code floating point division
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.02kb
    • 提供者:Nikhil
  1. BCD_divid_new

    0下载:
  2. VHDL语言编写的8位BCD除法器,可以实现浮点数计算,只支持正数运算,并用isim进行仿真-VHDL language 8 BCD division, can achieve floating-point calculations, which only supports a positive number arithmetic, and use isim simulation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:512.54kb
    • 提供者:liudongzhu
  1. NIOS2float

    0下载:
  2. NIOS II中计算浮点数乘除法的函数,可以极大地缩短浮点数运算的执行时间。-Floating-point multiplication and division of functions computed NIOS II, can greatly shorten the execution time of floating point operations.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.76kb
    • 提供者:
  1. Verilog_add_div_multi_exp

    1下载:
  2. 使用verilog写的32位浮点数加法模块、浮点数乘法模块、浮点数除法模块、浮点数指数模块。指数模块是综合前面三个例化成泰勒级数求指数,迭代次数(可设置)决定了精度。-Use verilog write 32-bit floating-point addition module, floating-point multiplication module, floating-point division module, the floating point number index module.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:5.28kb
    • 提供者:周和
  1. fu_dian_chu_fa

    0下载:
  2. VHDL浮点除法运算,VHDL浮点数除法,源码,含仿真图 -VHDL floating point division, source code, including simulation mapVHDL floating point division, source code, including simulation map
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:120.92kb
    • 提供者:钓江雪
  1. Fau

    0下载:
  2. 使用vhdl写的32位 64位浮点数加法模块、浮点数乘法模块、浮点数除法模块(Use vhdl write 32-bit 64bit floating-point addition module, floating-point multiplication module, floating-point division module)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-15
    • 文件大小:29kb
    • 提供者:文中羊
搜珍网 www.dssz.com