搜索资源列表
cpu-design
- 采用VHDL实现的CPU设计代码,工程中包含测试波形。包含CPU设计文档,如指令格式设计和各功能模块说明和指令测试序列,能下载到实验台上直接运行。-CPU design is realized by VHDL Language, the project contains the test waveform. Contains the CPU design documents, such as directives format, instructions for each function mo
ad9516
- 在FPGA上编写的通过SPI总线配置外部PLL芯片AD9516的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external PLL chip AD9516 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you w
dac5686
- 在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you
ltc2183
- 在FPGA上编写的通过SPI总线配置外部ADC芯片LTC2183的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external ADC chip LTC2183 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you
ADCaPLL
- 在FPGA上编写的通过SPI总线配置外部PLL芯片AD9518和ADC9268的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 -Configure external PLL chip AD9518 and ADC9268 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the
DE2_SD_Card_Audio
- 使用Quartus Ⅱ与 NIOS Ⅱ IDE。 功能要求:(可实现某几项或全部) 1. 支持SD卡文件读取; 2. 支持WAV或MP3或其他格式音频,如为压缩格式则需解压缩; 3. 歌曲名称LCD显示; 4. 支持“播放/暂停”控制功能; 5. 支持“前一首”功能; 6. 支持“下一首”功能; 7. 支持LED灯显示音量功能; 8. 支持复位功能; 9. 支持硬启动,FPGA码流文件和软件二进制文件写入ROM,从ROM启动; 10. 支持总歌曲数和第
myfpga
- 详细描述设计过程 ① 指令格式设计 ② 微操作的定义 ③ 节拍的划分 ④ 处理器详细结构设计框图及功能描述(评分重点) a. 模块之间的连线单线用细线,2根及以上用粗线并标出根数及. b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上 ⑤ 各功能模块结构设计框图及功能描述(评分重点) ⑥ VHDL代码、UCF文件、测试指令序列(每条指令的含义) ⑦ 实验总结,在调试和下载过程中遇到的问题 -Design Pr
lab6
- 详细描述设计过程和实验中遇到的问题,包括: ① 指令格式设计 ② 微操作的定义 ③ 节拍的划分 ④ 处理器详细结构设计框图及功能描述(评分重点) a. 模块之间的连线单线用细线,2根及以上用粗线并标出根数及. b. 用箭头标明数据流向,例化时用到的信号名称应标在连线上 ⑤ 各功能模块结构设计框图及功能描述(评分重点) ⑥ VHDL代码、UCF文件、测试指令序列(每条指令的含义) 实验总结,在调试和下载过程中遇到的问题
test2
- 实验要求: (1)画出5位逐级进位和超前进位加法器的电路图,要求在图中表明输入、输出信号、中间信号等全部相关的信号,且信号命名应和图中的标注一一对应; (2)不能使用课本中的FOR循环语句,VHDL的赋值语句应和电路图一一对应; (3)VHDL代码和仿真波形要保存。 (4)关于超前进位加法器,可以参照课本P160设计。 (5) 要求提交设计报告,按照深大实验报告的标准格式,同时需要代码,仿真结果和综合电路图。 -The experimental requirements:
adder
- 实验要求: (1)画出5位逐级进位和超前进位加法器的电路图,要求在图中表明输入、输出信号、中间信号等全部相关的信号,且信号命名应和图中的标注一一对应; (2)不能使用课本中的FOR循环语句,VHDL的赋值语句应和电路图一一对应; (3)VHDL代码和仿真波形要保存。 (4)关于超前进位加法器,可以参照课本P160设计。 (5) 要求提交设计报告,按照深大实验报告的标准格式,同时需要代码,仿真结果和综合电路图。 -The experimental requirements:
dsp_link_tx16
- FPGA到TS201的link_port接口,以16位的数据格式传输到DSP。-FPGA to TS201 s link_port interface, 16-bit data format for transmission to the DSP.
RAM
- Nios ii双口ram,用于MCU通过nios ii进行双口ram通信,verilog格式.-Nios II dual port RAM, for MCU dual port RAM communication, through the Nios II Verilog format.
FIFO
- Nios ii fifo,用于MCU通过nios ii进行fifo通信,verilog格式.-Nios ii fifo, for MCU FIFO communication, through the Nios II Verilog format.
Uart_TX
- 串口通信程序,可设置波特率,数据格式可更改-Serial communication program, you can set the baud rate and data format can be changed
PV_Single_Phase_bingwang
- 包括PV模块,MPPT,并网系统, mdl格式,且是单相并网 。-Including PV modules, MPPT, grid system, MDL format, and is a single-phase grid.
YCbCr_camera
- 实现YCbCr转rgb和rgb转YCbCr-Image format conversion
image
- 用来产生bayer彩色格式的图像测试程序,可生成彩色条纹,2tap输出-Bayer color format used to generate the image of a test program that can generate colored stripes, 2tap output
VHDL-Multi-fuction-Clock
- 设计一个多功能数字钟,要求显示格式为小时-分钟-秒钟,整点报时,报时时间为10 秒,即从整点前10 秒钟开始进行报时提示,喇叭开始发声,直到过整点时,在整点前5 秒LED 开始闪烁,过整点后,停止闪烁。系统时钟选择时钟模块的10KHz,要得到1Hz 时钟信号,必须对系统时钟进行10,000次分频。调整时间的的按键用按键模块的S1 和S2,S1 调节小时,每按下一次,小时增加一个小时,S2 调整分钟,每按下一次,分钟增加一分钟。另外用S8 按键作为系统时钟复位,复位后全部显示00-00-00。-T
22
- VHDL出租车计费器设计论文文档,word格式,内容详细,介绍完整,功能强大。-Taxi meter VHDL design paper documents, word format, detailed descr iption complete and powerful.
ADC_interface
- 在FPGA上编写的通过SPI总线配置外部ADC芯片DADC9653的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。-Configuring External ADC chip DADC9653 through SPI bus program on FPGA written by board-level debugging, verification is available. Program by state machine, will