CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - forum

搜索资源列表

  1. 单片机坐标定时器实验

    0下载:
  2. http://www.edacn.net/cgi-bin/forums.cgi?forum=7&topic=9127下,则R3~R0的输出信号中会有一个为1,但我们还是是无法确定哪一个键被按下,必須要从R3 ~R0 的输出信号与C3~C0的扫描信号共同決定那个按键被按下. 编写VHDL的构思: 外部接口包括: a. INPUT脚 : CLK , R3~R0. b. OUTPUT脚 : C3~C0 , DATA3~DATA0(辨别出的按键值). -7topic http://ww
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.49mb
    • 提供者:杨要强
  1. Viterbi

    0下载:
  2. Viterbi译码器的FPGA实现代码,来在国外大学论坛.-Viterbi decoder implementation of the FPGA code to the Forum at foreign universities.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:7.64kb
    • 提供者:蔡敏
  1. 32_hottest_forum_CPLD-FPGA

    0下载:
  2. 收集了目前关于FPGA设计的论坛,大家如果有什么疑问,可以到这些论坛上求助。-The collection of the current design of the forum on the FPGA, there is little doubt if the U.S. can go to for help on these forums.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:13.1kb
    • 提供者:张芸
  1. illinoi_arm7

    1下载:
  2. 一种ARM IP core,国外一个论坛上载下来的,希望能有所用处-A ARM IP core, a forum set off abroad, and hope to be useful
  3. 所属分类:VHDL编程

    • 发布日期:2013-12-29
    • 文件大小:3.39mb
    • 提供者:a1runner
  1. EDK_IP_ISE

    0下载:
  2. 最近忙一个EDK的小工程,自己定义个用Create or Import Peripheral 定义了IP,在里面要用到ISE的IP.困扰了一段时间!经过群里、论坛上一些朋友的帮助 终于OK了-EDK little busy recently a project with their own definition of a Create or Import Peripheral define the IP, in which to use the ISE IP. Troubled for some
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:13.79kb
    • 提供者:成功
搜珍网 www.dssz.com