CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - fpga 时序

搜索资源列表

  1. ADC0809

    0下载:
  2. adc0809的fpga时序电路接口程序
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:192.25kb
    • 提供者:yc
  1. 立体视频Verilog程序

    0下载:
  2. 给出了基于FPGA的立体视频的程序。完成的主要是时序产生、VGA控制、帧存读写控制等模块。已经过仿真正确。
  3. 所属分类:VHDL编程

    • 发布日期:2010-10-18
    • 文件大小:405.37kb
    • 提供者:myyatou1989
  1. FPGA控制VGA显示(Verilog)

    5下载:
  2. 用FPGA开发板控制VGA显示,以800*600的分辨率,首先在屏幕的正中央依次出现“新”“年”“快”“乐”四个汉字,并分别移动到屏幕的四个角落,接着在屏幕中部从左至右依次出现“Happy New Year”英文字样,然后出现三个由小到大再消失的圆形图标模拟烟花,最后在黑屏中闪烁金星。字体均采用不同颜色,增添喜庆气氛。 本代码是练习VGA控制,ROM调用,时序控制及状态机运用的一个综合实例!
  3. 所属分类:VHDL编程

  1. tlc3548VHDL.rar

    0下载:
  2. VHDL实现对TLC3548时序的控制 FPGA控制具有时序简单,速率快等优点,VHDL COUNTER TLC3548
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:613.11kb
    • 提供者:赵惠军
  1. FPGA

    2下载:
  2. 结合FPGA和以太网传输的特点,设计了一套数据采集系统,应用FPGA的内部逻辑实现对ADC、SDRAM、网卡控制芯片DM9000的时序控制,以FPGA作为采集系统的核心,通过ADC,将采集到的数据存储到SDRAM中,以FIFO方式从SDRAM中读出数据,并将数据结果通过以太网接口传输到计算机-Combination of FPGA and Ethernet features, designed a data acquisition system, application FPGA' s i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-20
    • 文件大小:379.44kb
    • 提供者:gdr
  1. FPGA_SDRAM_PCI

    0下载:
  2. 一个基于FPGA的PCI数据采集程序,包括SDRAM控制,PCI9054时序控制,开发语言verilog,开发环境quartus-FPGA-based PCI data acquisition procedures, including SDRAM control, PCI9054 timing control, the development of language verilog, development environment quartusII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.67mb
    • 提供者:李国扬
  1. norflash

    0下载:
  2. norflash 控制器 可以作为了解norflash工作原理以及时序 或者编写代码参考所用-norflash controller works as well as understand the norflash sequence or code used for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:2.01kb
    • 提供者:EliCao
  1. DDS

    0下载:
  2. DDS原理介绍,里面是有时序图和系统设计!-DDS principle that there is a timing diagram and system design!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:443.98kb
    • 提供者:dragon
  1. FSCQ1565RP

    0下载:
  2. FSCQ1565RP J TAG驱动算法是MCU 以J TAG模式配置FPGA 的关 键。算法调用SVF 配置文件,解释其中的语法规范,生成严 格的TAP 总线时序,驱动MCU 的通用I/ O 管脚来完成对 FPGA 的配置。其中TAP 时序是算法设计和实现调试的一 个主要方面,时序关系[ 2 ]如图3 所示。-FSCQ1565RPJ TAG-driven algorithm is MCU to configure the FPGA model J TAG key. Algo
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.09mb
    • 提供者:xujj
  1. fpga_sram

    0下载:
  2. Altera cyclone ep1c6对sram idt71系列的读写时序控制-Altera cyclone ep1c6 of sram idt71 series of read and write timing control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:380.09kb
    • 提供者:wmy
  1. SDRAM

    0下载:
  2. 这个是一个基于FPGA的SDRAM控制器系统,实现对SDRAM的读写操作,用来实现时序的控制-This is an FPGA-based SDRAM controller system, the read and write operations to SDRAM to achieve the control of timing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.07mb
    • 提供者:jyb
  1. ds18b20

    0下载:
  2. ds18b20的介绍及时序,以及对ds18b20进行温度读写的vhdl程序,在quartus环境下进行编译仿真-Introduction ds18b20 and timing, as well as read and write ds18b20 temperature vhdl procedure quartus compiled simulation environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:14.34kb
    • 提供者:dreamy
  1. fpga

    0下载:
  2. 这是我的fpga分析时序心得,比较详细,欢迎下载-This is my fpga analysis of time series ideas and more details, please download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:8.9kb
    • 提供者:fxl
  1. TimingAnalysis

    0下载:
  2. 这是有关FPGA时序分析的一个实验步骤,欢迎大家下载啊-This is the FPGA timing analysis of an experimental procedure
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:305.47kb
    • 提供者:fxl
  1. FPGA-clock

    0下载:
  2. 基于VHDL的时钟设计(de2开发平台),内含源代码,各模块的时序仿真图,结构原理图,以及完成报告。供大家参考学习。-VHDL-based clock design (de2 development platform), contains the source code, simulation charts of each module, structure diagram, and the mission report. For reference study.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.4mb
    • 提供者:Bertrand
  1. 123

    0下载:
  2. 华为_静态时序分析与逻辑设计,FPGA时序分析友-Huawei _ static timing analysis and logic design, FPGA timing analysis of Friends
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:549.78kb
    • 提供者:冯健
  1. PerfectTiming

    0下载:
  2. 完美时序,含中英文两个版本!这应该是FPGA时序分析方面最经典最权威的书了,相信会对FPGA爱好者有很大用处!-Perfect timing, with two versions in English! This should be the most classic FPGA timing analysis the most authoritative book, that would be very useful FPGA lovers!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.39mb
    • 提供者:benben
  1. FPGA那些事儿--TimeQuest静态时序分析REV7.0

    0下载:
  2. FPGA那些事儿--TimeQuest静态时序分析(FPGA those things, --TimeQuest static timing analysis)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-20
    • 文件大小:8.69mb
    • 提供者:朱泉逸
  1. 最新VGA时序标准

    0下载:
  2. 基于FPGA的图像处理时序标准,支持HDMI VGA DVI接口,非常有用。(FPGA-based image processing timing standard, support HDMI VGA DVI interface, very useful.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2017-12-26
    • 文件大小:888kb
    • 提供者:王月月
  1. FPGA开发全攻略

    0下载:
  2. FPGA设计攻略及流程,包含时序收敛和引脚约束(FPGA design strategy and process, including time series convergence and pin constraints)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-08
    • 文件大小:9.93mb
    • 提供者:morningwater
« 12 3 4 5 6 7 8 9 10 »
搜珍网 www.dssz.com