CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - h1

搜索资源列表

  1. Verilog

    0下载：
  2. 七段数码管译码器.(Verilog)[FPGA]第一个Verilog程序,七段共阴数码管摸索了好几天,终于能完成敲入代码、综合、仿真、绑定引脚至下载的全套工作了 -. 七段数码管的lookup table module SEG7_LUT ( input [3:0] iDIG, output reg [6:0] oSEG ) always@(iDIG) begin case(iDIG) 4 h1: oSEG = 7 b1111

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-03-27
    • 文件大小：685byte
    • 提供者：王林林
搜珍网 www.dssz.com