CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - jishiqi

搜索资源列表

  1. jishiqi

    0下载：
  2. 用verilog实现的记时器程序,在Quartus II上编译通过并成功运行

  3. 所属分类：VHDL编程

    • 发布日期：2014-01-17
    • 文件大小：2221229
    • 提供者：张兵

  1. jishiqi

    0下载：
  2. 利用数字电路知识，进行二十四小时计时，并有闹钟与蜂鸣器功能-Knowledge of the use of digital circuits, the 24 hours time, and there is an alarm clock function and buzzer

  3. 所属分类：VHDL-FPGA-Verilog

    • 发布日期：2017-04-26
    • 文件大小：346253
    • 提供者：wqq
搜珍网 www.dssz.com