CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - jishuqi

搜索资源列表

  1. jishuqi

    0下载:
  2. VHDL计数器功能从0000到ffff记数
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:99.79kb
    • 提供者:韩非
  1. jishuqi

    0下载:
  2. 本文十一个计数器的实验报告,阐述了设计的思路,设计的具体方案,以及上机操作的步骤,描述非常详细!-This article counters 11 Experimental report on the design ideas, design specific programs, as well as steps on the machine, described in great detail!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:119.54kb
    • 提供者:liuxiaozhong
  1. jishuqi

    0下载:
  2. 电子设计自动化中的计数器的实现程序,基于VHDL语言完成的-Electronic design automation in the realization of counter procedures, based on the VHDL language completed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:625byte
    • 提供者:王康
  1. jishuqi

    0下载:
  2. 使用VHDL语言实现计数器功能 ……使用VHDL语言实现计数器功能 -Use VHDL language scaler functions……Use VHDL language scaler functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:84.73kb
    • 提供者:潘燕萍
  1. ENT6

    0下载:
  2. 加法计数器的VHDL工程,程序,仿真图形-adder jishuqi de VHDL FANGZHEN ,CHENGXU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:737.82kb
    • 提供者:asd
  1. jishuqi

    0下载:
  2. 计数器,十进制计数器,完成计数的功能,满10进1-Counter, the decimal counter, the completion of counting functions, into a full 10
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:527byte
    • 提供者:逸远
  1. jishuqi

    0下载:
  2. 每按下开关,计数器加1且通过发光二极管显示出来-Each switch is pressed, the counter increased by 1 and shown by light-emitting diode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:33.82kb
    • 提供者:李清淼
  1. jishuqi

    0下载:
  2. 主要是采用了元件例化的方式来实现十进制的一个计数器-Mainly patients with a component-based approach to achieve a decimal counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.59kb
    • 提供者:易云箫
  1. jishuqi

    0下载:
  2. 计数器的一个例子,源代码的,希望给大家带来帮助~-Counter example, source code, and I hope to give us some help ~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:68.91kb
    • 提供者:暮木
  1. jishuqi

    0下载:
  2. 十进制计数器的veriloghdl语句编程 可以运行-Decimal counter programming to run veriloghdl statement
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:5.96kb
    • 提供者:赵小猫
  1. jishuqi

    0下载:
  2. 计数到9999,然后显示 VHDL语言编写-Count to 9999, and then display the VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:453.62kb
    • 提供者:尚勇
  1. jishuqi

    0下载:
  2. 各种功能计数器利用数字电路技术数出给定时间内所通过的脉冲数并显示计数结果-Features the use of digital circuit technology a few counters for a given period of time the number of pulses passed by the count and display the results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:945byte
    • 提供者:清华
  1. jishuqi

    0下载:
  2. 一个9999的计数器,然后用4个数码管显示当前数值,数码管共用a到g口,通过com1到com4选通的- 9999 counters, then with 4 nixietube demonstration current value, the nixietube use in common a to g, through com1 to the com4 selection
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.61kb
    • 提供者:蔡林
  1. jishuqi

    0下载:
  2. 带计数使能、异步复位、带进位输出的增1六位二进制计数器,计数结果由共阴极七段数码管显示。用VHDL源代码描述-With count enable, asynchronous reset, brought by a six-bit output of the binary counter, counting the results from the common cathode seven segment LED display. Described with the VHDL source co
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:10.1kb
    • 提供者:小杰
  1. jishuqi

    0下载:
  2. 计步器程序 使用vhdl描述 实现实时的计步功能 用fpga实现已通过-step counter Pedometer programs use VHDL achieve real-time project described in step function already through fpga realizing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:6.12kb
    • 提供者:datangde
  1. jishuqi

    0下载:
  2. 基于Quartus设计的计数器程序和电路图-Quartus design procedures based on the counter and the circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:314.49kb
    • 提供者:guaaag
  1. jishuqi

    0下载:
  2. 0-99计数器 精度0.1 有四个键控制 自加 自减 步进加减-0-99 There are four key counter precision control from 0.1 plus minus step addition and subtraction from
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:59.39kb
    • 提供者:xiaoyuzi
  1. jishuqi

    0下载:
  2. EDA课程实验计数器 16位基本计数器 并可简易级联为48位 96位计数器-EDA course experiment the basic counter and 16-bit counter cascade of simple 48-bit counter 96
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:25.54kb
    • 提供者:浅浅
  1. jishuqi-

    0下载:
  2. 单片机计数器方面的知识,叫你如何设置计数器,实用计数器完成某些特定的功能。-Knowledge of single-chip counter, tell you how to set up counters, practical counter to complete certain functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:145.32kb
    • 提供者:朱金龙
  1. vhdl-jishuqi

    0下载:
  2. 基于quartus 2的4位二进制计数器-Based on quartus 2 of four binary counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:648byte
    • 提供者:liuliuliu
« 12 »
搜珍网 www.dssz.com