搜索资源列表
verilog_jpeg
- 用verilog 描写 应用于数字图像压缩系统--jpeg 有测试文档-using Verilog descr iption applied to digital image compression system -- a test jpeg files
jpeg
- JPEG标准下图象压缩的VHDL实现工程,包含文档,原代码及测试代码
fpgajpeg
- 基于FPGA的JPEG图像压缩芯片设计
DCT_IDCT
- 离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。
huffman
- 用于FPGA的huffman算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。
quant
- 用于FPGA的量化算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。
iquant
- 用于FPGA的反量化算法的HDL编码,包括VHDL及Verilog代码。可用于JPEG及MPEG压缩算法。
fpga_jpeg
- 图像jpeg压缩算法,用verilog HDL在FPGA上的实现 -Jpeg image compression algorithm, using verilog HDL Implementation in FPGA
Chapter10
- 第十章的代码。 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例模块相
fpga-jpeg-verilog
- fpga实现jpeg压缩,和视频采集程序-fpga jpeg
JPEG
- 本文首先介绍了静态图像压缩(JPEG)编码算法的基本原理、压缩的实现过程及其重要过程的离散余弦变换(DCT)算法的实现原理及软件实现的例程,其次着重介绍了压缩过程中的DCT、量化和编码三个重要步骤的实现原理。-This paper describes the static image compression (JPEG) coding algorithm is the basic principle of compression process of the implementation pro
Chapter6-9
- 第六章到第九章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个实例
jpeg
- JPEG(Joint Photographic Expert Group,联合摄影专家组)编码的数据执行解压缩的各项功能.JPEG的VHDL实现代码-JPEG (Joint Photographic Expert Group, Joint Photographic Experts Group) encoding of data to implement the various functions of decompression. JPEG realization of VHDL code
fpga-jpeg
- 基于FPGA的JPEG图像压缩,实现JPEG图像的实时压缩-FPGA JPEG compress
FPGA_image
- fpga实现图像处理,JPEG标准下图象压缩,VHDL语言编程。-fpga implementation image processing, JPEG image compression under the standard, VHDL language programming.
Chapter11-13
- 第十一章到第十三章的代码 本书通过100多个模块实例,详细地讲解了Verilog HDL程序设计语言,全书共分13章,内容涉及VerilogHDL语言基本概念、建模、同步设计、异步设计、功能验证等,实例包括各种加法器/计数器、乘法器/除法器、编码器/译码器、状态机、SPIMaster Controller、I2C Master controller、CAN ProtocolController、Memory模块、JPEG图像压缩模块、加密模块、ATA控制器、8位RISC-CPU等及各个
jpeg_verilog
- Jpeg压缩的Verilog代码,小图片-Jpeg compression of the Verilog code
JPEG
- 用Verilog描写应用于数字图像压缩系统--JPEG有测试文档-With Verilog descr iption of the system used in digital image compression- JPEG with test documentation
jpeg_hardware.tar
- 用FPGA实现的JPEG压缩器,可以直接使用,内含完整文档说明-This project features a complete JPEG Hardware Compressor (standard Baseline DCT, JFIF header) with 2:1:1 subsampling, able to compress at a rate of up to 24 images per second at the maximum resolution 352x288 (on XC2V
FPGA实现Jpeg压缩,和视频采集程序
- FPGA实现Jpeg压缩,和视频采集程序(Zynq - Main - register access Mio)