CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - month

搜索资源列表

  1. calendar_clock

    0下载:
  2. 用verlog HDL写的电子日历,可以显示年,月,日和时间,具有闹铃的功能-using HDL to write electronic calendar, it shows the year, month, day and time, with alarm function
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:1.7mb
    • 提供者:zz
  1. DDS

    0下载:
  2. 我们小组共了一个月做的DDS,程序核心用的是Verilog HDL,有仿真波形,输出正弦波,方波,及三角波,步进可调.频率范围1HZ--10MHZ-Our group for a month to do a total of DDS, the procedure is used in the core of Verilog HDL, there are simulation waveform, the output sine wave, square wave and triangular wa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:114.62kb
    • 提供者:tiancheng
  1. vhdl

    0下载:
  2. 着个是一个8051的完整源代码,用VHDL书写。需要的可以看看,很有好处-8051 a month is a complete source code, written using VHDL. Needs can see, it is beneficial to
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:95.73kb
    • 提供者:myliu
  1. Electronic_Calendar_Based_On_FPGA

    0下载:
  2. 本项目主要是利用FPGA技术实现电子日立的功能,显示年月日星期,显示格式为:“年. 月. 日. 星期”,其中年月日星期均为可调电路。该项目共有七个模块:星期控制电路、日期控制电路、月份控制电路、年份控制电路、选择月份电路、扫描显示电路和调节电路。总体思路是:星期和日期控制电路共用一个脉冲信号;日期的进位反馈给调节电路,再通过调节电路中的开关控制选择月份和月份控制电路的脉冲信号,以起到随时调节月份的作用;同理,月份控制电路的进位反馈给调节电路以随时调节年份。-The project is main
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:41.69kb
    • 提供者:xiaoxu
  1. digital_clock

    0下载:
  2. 数字钟vhdl程序,能够显示年月日,时分秒,还有闰年-digital_clock.It can show the year,month,day and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.18kb
    • 提供者:吴传平
  1. 6clock

    0下载:
  2. verilog 电子表。可显示年,月,日,支持闰年。-verilog electronic form. Displays year, month, day and support a leap year.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:10.33kb
    • 提供者:李宗澤
  1. Widget_Watch_VHDL

    0下载:
  2. 功能: (1)数字钟(2)数字跑表(3)调整时间 (4)闹钟设置 (5)日期设置。 设计总体构思: 将日期、时钟、秒表及闹钟功能分开实现。选择日期模式,则只显示年、月、日。选择时钟模式,则只显示时、分、秒。选择秒表模式,则只显示秒、毫秒。选择闹钟模式,显示为时、分、秒,另外加一个闹铃。 -Features:(1) digital clock (2) digital stopwatch (3) adjust the time (4) alarm settings (5) date
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:899.61kb
    • 提供者:
  1. 11

    0下载:
  2. 时钟功能显示 包括闰年 每个月不同的天数-Clock function display includes a different number of days each month, leap year
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:871byte
    • 提供者:刘斌
  1. date_years

    0下载:
  2. 日历系统和测试程序,主要通过年份和月份判断每个月有多少天。比较简陋-Calendar systems and testing procedures, mainly through the year and month to check how many days each month. Rather crude
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:113.54kb
    • 提供者:wlj
  1. LED-DISPLAY

    0下载:
  2. 在DE2板上 (nios II)实现LED的年月日,时分秒的显示。-Achieving LED s year, month, day, hour, minute, seconds display in the DE2 board (nios II).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:959byte
    • 提供者:zhangxin
  1. zonghejishiqi

    0下载:
  2. 综合性的计时系统,要求能实现年、月、日、时、分、秒及星期的计数等综合计时功能,同时将计时结果通过15个七段数码管显示,并且可通过两个设置键,对计时系统的有关参数进行调整。-Integrated timing system requirements to achieve the year, month, day, hour, minutes, seconds and weeks of counting time features such as integrated, while timing t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:835.44kb
    • 提供者:林雨萱
  1. Calendar

    0下载:
  2. ① 用EDA实训仪的I/O设备和PLD芯片实现数字日历的设计。 ② 数字日历能够显示年、月、日、时、分和秒。 ③ 用EDA实训仪上的8只八段数码管分两屏分别显示年、月、日和时、分、秒,即在一定时间段内显示年、月、日(如20080101),然后在另一时间段内显示时、分、秒(如00123625),两个时间段能自动倒换。 ④ 数字日历具有复位和校准年、月、日、时、分、秒的按钮,但校年和校时同用一个按钮,即在显示年、月、日时用此按钮校年,在显示时、分、秒时则用此按钮校时,依此类推。-① T
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.76mb
    • 提供者:wtm_dxyb
  1. Electronic-clock

    0下载:
  2. 八位数码管显示电子时钟,显示年、月、日、星期,还有闹钟、整点报时的功能-Eight of the digital electronic clock, shows that the year, month, day, week, and alarm clock, the function of the time on the hour
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:10.75kb
    • 提供者:mark
  1. shizhong

    0下载:
  2. 含有时钟及测试模块,有时分秒年月日周的判定和自动计时跑动功能。-Contains a clock and test modules, month, day and sometimes every second week to determine the timing and automatic running function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.72kb
    • 提供者:zfw
  1. ACtel-RTC-hdl

    0下载:
  2. 基于Actel公司的反熔丝FPGA实现,实现了实时时钟功能。能区分闰年、大月、小月,秒、分、时自动增长。-this application provides a count of seconds, minutes, hours, day of the week, day of the month, month, and year. The month-ending date is automatically adjusted for months with less than
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:25.1kb
    • 提供者:huzi
  1. ymd

    0下载:
  2. 主要是数字钟显示年月日的程序,比较重要。-The digital clock displays month, day program, the more important.-
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:45.65kb
    • 提供者:
  1. clock

    0下载:
  2. 用FPGA实现的电子钟代码,可实现年、月、日、时、分、秒计时及整点报时功能,可以手动设置时间-FPGA implementation of the electronic clock code, year, month, day, hours, minutes, seconds, chronograph, and the whole hour, you can manually set the time
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:154.22kb
    • 提供者:袁敏杰
  1. clock

    0下载:
  2. 本设计主要研究基于FPGA的数字钟,要求时间以24小时为一个周期,显示年、月、日、时、分、秒。具有校时以及报时功能,可以对年、月、日、时、分及秒进行单独校对,使其校正到标准时间。-This design is the main research based on FPGA digital clock, required time to 24 hours for a cycle, display date and time, minutes and seconds. The strike has
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:156.74kb
    • 提供者:张伟
  1. time-show

    0下载:
  2. 年月日时分秒的即时显示1234567890-Real-time display of the month, day, hour
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:3.49kb
    • 提供者:哈哈
  1. Electronic-clock-simulation

    0下载:
  2. 1、LCD显示“时钟”样式,时针、分针、秒针显示实时时间; 2、LCD显示“数字钟”样式,动态显示年、月、日、时、分、秒; 3、显示时间可以修改并使“时钟”与“数字钟”保持一致; 4、LCD下方动态显示小组成员姓名、学号等个人信息。 -1, the LCD displays "clock" style, hour, minute, second hand, displays real time LCD display digital clock style, dynamic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:2.77kb
    • 提供者:龚小宝
« 12 »
搜珍网 www.dssz.com