CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - opening

搜索资源列表

  1. DesignOfRGY_jiaotongteng

    0下载:
  2. 1.初始状态为4个方向的红灯全亮,时间1秒。 2.东、西方向绿灯亮,南、北方向红灯亮。东、西方向通车,时间30秒。 3.东、西方向黄灯闪烁,南、北方向红灯亮。时间2秒。 4.东、西方向红灯亮,南、北方向绿灯亮。南、北方向通车,时间15秒。 5.东、西方向红灯亮,南、北方向黄灯闪烁。时间2秒。 6.返回2,继续运行。 -1. Initial state for four whole direction of the red lights lit up, a se
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:559.69kb
    • 提供者:David
  1. VRML_classroom

    0下载:
  2. 一个VHDL的多媒体教室。功能为: 1、当接近玻璃门,玻璃门会自动打开,可进入教室。 2、屏幕旁边的的四个按钮负责灯的开关、窗帘的开关、投影仪的升降以及电影的播放。 3、单击笔记本可以负责笔记本的打开和关闭。-A VHDL multimedia classroom. Function: 1, when close to the glass doors, glass doors will automatically open, you can enter the classroom.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-21
    • 文件大小:32.85mb
    • 提供者:teekey
  1. jtd

    0下载:
  2. 本实验要完成任务就是设计一个简单的交通灯控制器,交通灯显示用实验箱的交通灯模块和七段码管中的任意两个来显示。系统时钟选择时钟模块的1KHz 时钟,黄灯闪烁时钟要求为2Hz,七段码管的时间显示为1Hz 脉冲,即每1s 中递减一次,在显示时间小于3 秒的时候,通车方向的黄灯以2Hz的频率闪烁。系统中用S1 按键进行复位。-To complete the tasks in this experiment is to design a simple traffic light controller, t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:41kb
    • 提供者:卢陶
  1. tiaopin

    0下载:
  2. 开题报告,基于Quartus ii的DDS设计和实现。-Opening report, based on Quartus ii of DDS design and implementation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:142.67kb
    • 提供者:fangming
  1. traffic_light

    0下载:
  2. 交通灯的实现,南北和东西行车,有通车剩余时间。有仿真图-Implementation of traffic lights, north-south and east-west road, there is the opening of the remaining time. A simulation map
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:187.84kb
    • 提供者:deng wensi
  1. fpga111

    0下载:
  2. 基于FPGA步电机毕业设计的开通报告,共享给大家,希望有用-Step Motor Based on FPGA opening graduation report, shared with us the hope that useful
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:87.83kb
    • 提供者:王明
  1. sw-led

    0下载:
  2. 用一个开关SW来控制一个灯的开与关,程序简单,可以用来熟悉开发过程。-SW with a switch to control the opening and off a light, simple procedures can be used to familiar with the development process.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:3.81kb
    • 提供者:陆景鹏
  1. EDA-dianti-kongzhiqi

    0下载:
  2. 设计一个6层自动升降电梯的控制电路,该控制器可控制电梯完成6层楼的载客服务,且遵循方向优先原则,同时指示电梯运行情况和电梯内外请求信息,具体要求如下: (1)每层电梯入口处设有上、下请求开关,电梯内设有乘客到达楼层的请求开关。 (2)设有电梯所处楼层指示、电梯运行模式(上升或下降)指示。 (3)电梯的上升和下降的时间均为2s。 (4)电梯到达停站请求后,开门时间为4s,关门时间为3s,可以通过快速关门信号和关门中断信号控制关门。 (5)能记忆电梯内、外的所有请求信号,并按照电
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:255.58kb
    • 提供者:wyj
  1. PWM-RGB-IIC-

    0下载:
  2. 一键控制三色LED颜色变换,带掉电存储功能 当关机时自动存储关机状态,当下次开机时自动从关时机执行程序 -PWM control keys change color three-color LED with a power failure, power failure memory automatically when the state, the boot time from power-down execution when opening
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.69kb
    • 提供者:肖敏
  1. traffic_Light

    0下载:
  2. 模拟十字路口交通灯的VHDL程序,附有用与配合ModelSim的仿真程序。 内容:交通灯设计 (1)A,B方向各有红,黄,绿灯,初始态全为红灯,之后东西方向通车,绿灯灭后,黄灯闪烁,各路口通车时间为30秒,由两个七段数码管计数,当显示时间小于3秒的时候通车方向黄灯闪烁 (2)系统时钟1KHz,黄灯闪烁时钟要求为2Hz,七段码管的时间显示为1Hz脉冲,即1秒递减一次,在显示时间小于3秒时,通车方向的黄灯以2Hz的频率闪烁,系统中加入外部复位信号。 (3)用ModelSim做仿真
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.27kb
    • 提供者:陈若耿
  1. Elevator-controller

    0下载:
  2. 1.该设计是一个6层自动升降电梯的控制电路; 2.每层电梯入口处设有上下请求开关,电梯内设有乘客到达楼层的请求开关; 3.设有电梯所处楼层指示和电梯运行模式指示; 4.电梯的上升和下降时间均为2秒; 5.电梯到达停站请求后,开门时间为4秒,关门时间为3秒; 6.能记忆电梯内外的所有请求信号,并按照电梯运行规则次序响应,响应动作完成后清除请求信号; 7.能检测是否超载,并设有报警信号; 8.方向优先规则:当电梯处于上升模式时,只响应比电梯所在位置高的上楼请求,有下而上逐
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:7.67kb
    • 提供者:xuling
  1. trafficlight

    0下载:
  2. 该数字系统完成对十字路口交通信号灯的控制,十字路口由一条东西方向的主干道(简称A道)和南北方向的支干道(简称B道)构成。 十字路口交通灯控制规则为: (1) 初始状态为4 个方向的红灯全亮,时间1s。 (2) 东西方向绿灯亮,南北方向红灯亮。东西方向通车,时间30s。 (3) 东西方向黄灯亮,南北方向红灯亮,时间5s。 (4) 东西方向红灯亮,南北方向绿灯亮。南北方向通车,时间20s。 (5) 东西方向红灯亮,南,北方向黄灯亮,时间5s。 (6) 返回(2),继续运行。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:683.23kb
    • 提供者:蔡利波
  1. elevator

    0下载:
  2. 六层电梯控制,与实际电梯的运行逻辑一致,开门后5s自动关门(注:无快速关门和开门功能)-Six-story elevator control, consistent with the actual logic of operation of the elevator opened the door automatically closed (Note: No quick closing and opening function 5s)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:765.55kb
    • 提供者:樊旭
  1. TrafficLight

    0下载:
  2. 通过硬件描述语言VHDL编程,实现交通灯功能,要求如下:   ① 车辆传感器(C),检测车辆通行情况,用于主干道的优先权控制; ② 主干道公路路口安装有人员通过请求按钮(PQ),一旦有请求信息,控制器应按放行处理,否则按默认方式处理; ③ Online控制信号由交通控制中心发出,(Online=1)一旦它有效,则主干道放行,十字交叉路口控制器“失效”,Online=0十字交叉路口控制器恢复控制权;   ④ 当次干道公路无车时,始终保持次干道公路红灯亮,主干道绿灯亮; ⑤ 当次
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.51mb
    • 提供者:韩彩英
  1. dizi

    0下载:
  2. 实现一个根据摁健实现开孔闭孔的电子竖笛,有一个开机音乐且可以在8*8点阵中显示开孔闭孔情况,从低音5到高音5均可实现(To achieve a healthy implementation of electronic press according to the opening of the obturator.)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-05
    • 文件大小:589kb
    • 提供者:萝卜蛋
  1. matrix点阵

    0下载:
  2. 本代码实现了fpga开发板上的点阵开机自检以及点阵扫描(This code realizes the dot matrix opening self-examination on the FPGA development board and the dot matrix scanning to realize the digital tube scanning of the corresponding button control of the FPGA development Edition)
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:321kb
    • 提供者:amunra03
  1. clock

    1下载:
  2. 自己开发的电子时钟小程序,通过数码管显示时间,key1和key2控制校时校分,key3切换时钟模式和闹钟模式,切换到闹钟模式再按key1和key2即可设定闹钟时间。key4控制开启/关闭闹钟。有整点报时功能。(Self developed electronic clock applet, through the digital tube display time, key1 and key2 control time correction, Key3 switch clock mode and
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-07
    • 文件大小:8.91mb
    • 提供者:军犬
搜珍网 www.dssz.com