搜索资源列表
zhedashumo
- 浙大数学建模课件，很不错的，希望对你们有用-zhe da shu mo kejian
jcb
- 递加的三角波 用以输出是各种信号的一种 精度比较好-di jia san jiao bo yong yi xian shi shu chu shi ge zhong xin hao de yi zhong
jchb
- 递减的三角波 用于输出 是各种信号输出的一种 有较好的精度-di jian san jiao bo yong yu shu chu
FPGAxiaoshufenpin
- 实现任意分频的分频器设计，包括小数分频，任意小数分频的设计方案-ren yi xiao shu fen pin
ji-shu-qi
- fpga 本例程为加减法计数器，主要实现的加减法计数的功能-fpga counter the routine for the addition and subtraction, addition and subtraction to achieve the main function of count
3ge-shu-ma-guan-dong-tai-xian-shi
- 关于3个数码管动态显示的程序，为共阴极的。对于制作者有很大的参考价值。-About three digital dynamic display of the program, for a total of cathode. The producers have great reference value.
shu-kong-fen-pin-qi
- 数控分频器的功能就是当在输入端给定不同输入数据时将对输入的时钟信号有不同的分频比，数控分频器就是计数值可并行预置的加法计数器设计完成，方法是将计数溢出与预置数加载输入信号相接即可。利用QuartusII软件，可以用VHDL语言进行编写程序的放法进行对数控分频器的设计。这里不需要很好的数字电路的知识，只要懂得VHDL语句就可以实现对数字电路功能的设计。-NC divider function is that when given different input data at the input
4wei-ji-shu-qi
- 4位同步二进制加法计数器的工作原理是指当时钟信号clk的上升沿到来时，且复位信号clr低电平有效时，就把计数器的状态清0。 在clr复位信号无效（即此时高电平有效）的前提下，当clk的上升沿到来时，如果计数器原态是15，计数器回到0态，否则计数器的状态将加1. -4 synchronous binary adder counter works by the rising edge of the clock signal clk, and the reset signal CLR acti
shu-kong-fen-pin-qi
- 数控分频器的源代码及详细WORD文档，maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-NC divider source code and detailed documentation WORD, maxplus software running, pin has been configured, the chip is EP1K30TC144-3
jia-fa-ji-shu-qi
- 含异步清零和同步使能的加法计数器的源代码，用maxplus软件运行，管脚已配置完成，芯片为EP1K30TC144-3-Asynchronous and synchronous cleared with the addition of the counter enable source code, run the software with maxplus Pin has been configured, the chip is EP1K30TC144-3