CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 嵌入式/单片机编程 VHDL编程 搜索资源 - upgrade

搜索资源列表

  1. mouse.rar

    0下载:
  2. 用VHDL编写的鼠标控制程序,经测试运行稳定,且容易修改,升级,VHDL prepared using the mouse control procedures, have been tested to run stable, and easy to modify, upgrade
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:2539
    • 提供者:李鑫
  1. Hardware_Speedup_DSP_FPGA

    0下载:
  2. 现场可编程门阵列(FPGA)已经不再单纯应用在芯片与系统之间的直接互联层,在软件无线电(SDR)中,FPGA逐渐用做通用运算架构来实现硬件加速单元,在降低成本和功耗的基础上提升性能表现。SDR调制解调器的典型实现包括通用处理器(GPP)、数字信号处理器(DSP)和FPGA。而且,FPGA架构可以结合专用硬件加速单元,用来卸载GPP或DSP。软核微处理器可以结合定制逻辑,扩展其内核,也可以将分立的硬件加速协处理器添加到系统中。此外,还可将通用布线资源放在FPGA中,这些硬件加速单元可以并行运行,进
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:261003
    • 提供者:gg
  1. FSK_FPGA

    0下载:
  2. FSK模拟信号源,利用ISE7.1或以上环境打开。-FSK signal simulator.The project can be open in ISE7.1 or upgrade version.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:390066
    • 提供者:wenzi
  1. UART_TX

    0下载:
  2. 串口通行驱动,波特率自行更改,可以升级为自动使用于不同的接口-Serial port access driver, change the baud rate on their own, you can upgrade automatically use in different interfaces
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:330814
    • 提供者:李银亮
  1. 2345676588FPGAxiebofenxi

    0下载:
  2. 本文给出一种基于FPGA的新型谐波检测系统的设计方案。在该方案中,采用FPGA实现快速的FFT运算,采用数字锁相环来同步被测信号,以减小由非同步采样所产生的误差并给出实现的设计实现。数字锁相环和FFT算法用VHDL语言设计实现,该方案能提高谐波分析的精度以及响应速度,同时大大地精简了硬件电路, 系统升级非常方便。-This paper presents a new FPGA-based harmonic detection system design. In the scheme, using
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:18179
    • 提供者:何正亚
  1. XtreamWay-update

    0下载:
  2. 本次只需要升级交换板SF2300上的软件版本,升级完成并重启后SF2300会自动加载更新后的应用承载板AC2240软件 在SF2300的应用维护模式appadmin下更新xway_om.zip, 在SF2300的管理维护模式OMadmin下更新xway_node.zip, xw_rpc.tar.gz是用于x86刀片服务器对FPGA卡进行RPC调用的软件包 软件更新方法、XtreamWay交换协议、FPGA远程调用方法等可参考附件中的说明文档 -
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:19474470
    • 提供者:BRN
  1. A

    0下载:
  2. 基于CPLD的VHDL语言数字钟(含秒表)设计及程序 利用一块芯片完成除时钟源、按键、扬声器和显示器(数码管)之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短(设计过程中即可实现时序仿真)、调试方便、故障率低、修改升级容易等特点。-The VHDL language based on CPLD digital clock (including a stopwatch) design and program By usin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:95532
    • 提供者:ruohai
  1. AN521_design_example

    0下载:
  2. Cyclone III Active Parallel Remote System Upgrade Reference Design -The Cyclone III Active Parallel Remote System Upgrade Reference for the Design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1228016
    • 提供者:張小唯
  1. UpdateApp1.2

    0下载:
  2. 这是FPGA的升级程序,C#发送bin文件给FX3,然后FX3再把数据通过SPI通信发送给FPGA-This upgrade program the FPGA, C# FX3 sent to the bin, and then FX3 data to the FPGA via SPI communications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-11
    • 文件大小:1266053
    • 提供者:buptlw
  1. pseudo_random

    1下载:
  2. 基于vivado Verilog的伪随机数发生器,采用LFSR算法,并对其进行了升级,使用反馈级联的思想,从最大周期为2^n提升为原来的3-5倍(Based on vivado Verilog pseudo random number generator, using LFSR algorithm, and upgrade it, using the idea of feedback cascade, from the maximum cycle of 2^n to 3-5 times the
  3. 所属分类:VHDL/FPGA/Verilog

    • 发布日期:2018-01-02
    • 文件大小:1889280
    • 提供者:9901tzh
搜珍网 www.dssz.com