搜索资源列表
数字频率计实验报告
- 课程设计要求设计并用FPGA实现一个数字频率计,具体设计要求如下: 测量频率范围: 10Hz~100KHz 精度: ΔF / F ≤ ±2 % 系统外部时钟: 1024Hz 测量波形: 方波 Vp-p = 3~5 V 硬件设备:Altera Flex10K10 五位数码管 LED发光二极管 编程语言:Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter,
HY57V641620HG.vp.rar
- Hynix公司8M Byte SDR SDRAM的Verilog语言仿真实现,Hynix' s 8M Byte SDR SDRAM Simulation of the Verilog language
LTC2624_TEST_OK
- 以简单的三角波来测试dac芯片LTC2426的功能是否正常.使用的开发板是Xilinx XC3S200AN,使用芯片的转化通道CHO,最后的输出结果为Vp-p大概为3.3V的三角波(Vp-p的大小由参考电压所决定)-A simple triangle wave dac chip to test whether the normal function of the LTC2426. The use of the development board is the Xilinx XC3S200AN,