搜索资源列表
modelsimPdebusssyPnlint
- 利用debbusy nlint 做代码追踪 代码纠错,verilog ,vhdl , modelsim vcd 文件, debbusy 查看 vcd文件。-modelsim simulation and save the vcd file。 debbusy use vcd data ,see the waveform。
System_Demons
- 0.最简单的SystemC程序:hello, world. 1.用SystemC实现D触发器的例子,同时也演示了如何生成VCD波形文件。 2.用SystemC实现同步FIFO的例子。这个FIFO是从同文件夹的fifo.v(verilog代码)翻译过来的。 3.如何在SystemC中实现延时(类似verilog中的#time)的例子。 4.SystemC文档《User Guide》中的例子。注意和文挡中稍有不同的是修改了packet.h文件,重载了=和<<操作符。这其实
reversible-counter
- 实现在5~12之间计数的可逆计数器,并转储所有变量到VCD文件。-Reversible counter counts between 5 and 12, and dump all the variables to the VCD file。
FA_pow
- Power estimation of full adder including SAF and VCD file
Example-b8-5
- 学习VCD文件的基本使用方法,四态的VCD文件,参数在0/1/X/Z之间变化,没有信号的强度信息-Learn the basics of using VCD files,Four state VCD file, change the parameters between 0/1/X/Z no signal strength information
Example-b8-5
- 四态的VCD文件,参数在0/1/X/Z之间变化,没有信号的强度信息-The four state VCD file, parameter changes between 0/1/X/Z, no intensity information of the signal