搜索资源列表
vhdl_vga
- 彩条信号发生器使用说明 使用模块有：VGA接口、脉冲沿模块、时钟源模块。 使用步骤： 1. 打开电源+5V 2. 信号连接，按下表将1K30信号与实际模块连接好。 3. 1K30板连接好并口线，并将程序加载。 4. 将彩色显示器的线与VGA接口连接好。 5. 彩条信号就可以在显示器中产生，通过脉冲沿模块按键MS1可以改变产生彩条的 -color of the signal generator for use with the use of modules : V
vhdl_LED
- 点阵显示实验示例使用说明 使用模块有：时钟源模块、点阵显示模块，脉冲沿模块。 使用步骤： 1. 打开电源+5V。 2. 信号连接，按下表将1K30信号与实际模块连接好。 3. 1K30板连接好并口线，并将程序加载 4. 脉冲沿模块的按键MS1为复位清零键，灯灭时有效，点阵块上会显示汉字。 -lattice experimental use of the use of sample modules : clock source modules, dot-matri
8250
- 用VHDL编写的8250，内附波形分析，设计思路，以及具体的程序代码-prepared using VHDL 8250, enclosing waveform analysis, design ideas, as well as specific code
sdram
- sdram控制器 这里考虑将SDRAM控制器结合目前项目开展来做相应的模块，而不做SDRAM通用控制器，这样也是考虑了FPGA的器件资源而采取的措施。同时编写的逻辑简单，没有多余的逻辑资源有利于提高控制器的速度，满足最后的设计要求。-SDRAM controller here consider SDRAM controller current projects do the corresponding module, but not so common SDRAM controller, a
pic100d
- PIC源代码很不错，相信我没错的吆，快下载吧-PIC source code quite well, and I believe correctly, shout, the faster download it
clock_CPLD
- 采用MaxPlusII写的一个小时钟程序，也是供初学参考。呵呵。注///版主，开发环境里面没有MaxPlusII.-MaxPlusII used to write a small clock procedures, as well as reference for beginners. Ha ha. Note / / / moderator, development environment there's no MaxPlusII.
fpga_spi
- 文件中包含有用fpga实现isp接口的源码，以及和处理器接口，测试时处理器是ARM7。-document contains useful fpga achieve isp Interface source, as well as the processor interface, testing is ARM7 processor.
CRC-Verilog
- 此是进行循环冗余效验的Verilog编码，适合多种标准，如CRC16-this Cyclic Redundancy is well-tested Verilog code for a variety of criteria, such as CYXLIC REDUNDANCY
GenCrc1
- 并口硬盘标准PATA6的CRC效验码的vhdl代码-Parallel hard disk standard PATA6 the CRC code well-tested code vhdl
Extended_Application_Interface
- BJ-EPM240V2实验例程以及说明文档实验之十二接口扩展应用,BJ-EPM240V2 experimental test routines as well as documentation of the expansion of the application interface
BJ-EPM_entire_board_test_code.
- BJ-EPM240V2实验例程以及说明文档实验之BJ-EPM整板测试用代码,BJ-EPM240V2 experimental test routines as well as documentation of the entire board BJ-EPM test code
Schematic_BJ_EPM240V2.rar
- BJ-EPM240V2实验例程以及说明文档实验之BJ_EPM240V2原理图,BJ-EPM240V2 experimental test routines as well as documentation of schematics BJ_EPM240V2
radio.rar
- 本程序演示 ：以非利普TEA5767 为核心的，高中频处理，以及立体声解调，高频锁相环为一体的收音程序， 1 支持手动输入频率 频率范围：87。5MHZ - 108。5MHZ 2 自动搜索电台（本程序已经写好，但效果不太理想，有假台） 3 支持电台编号功能（存储电台频率到24C02） 4 支持频率微调 5 支持电台选择 ,This procedure demo: TEA5767 non-Lipkin at the core, high-frequency processin
sinc3filter.rar
- 实现sinc3 FILTER的VHDL源码，还有实现SPI通讯的。,Sinc3 FILTER to achieve the VHDL source code, as well as the realization of SPI communication.
sdramcontroller.rar
- 最完整的SDRAM控制IP核，包括源代码，仿真文件，以及IP核描述文件，包你用得上,SDRAM control of the most complete IP core, including source code, simulation, as well as IP core descr iption files, it can be helpful
VHDL_FIR_PRO_scr.rar
- 可编程的FIR滤波器VHDL实现，只要输入FIR的阶数以及系数，就可在FPGA中实现FIR滤波器,Programmable FIR filter VHDL implementation, simply enter the order number as well as the FIR coefficients, we can implement FIR filters in FPGA
VHDL语言实现的arm内核
- 5个ram核，arm6_verilog,arm7_verilog_1,arm7_VHDL,Core_arm_VHDL,nnARM01_11_1_3 arm6_verilog.rar 一个最简单的arm内核，verilog写的，有点乱 arm7_verilog_1.rar J. Shin用verilog写的arm7核心，结构良好，简明易懂 nnARM01_11_1_3.zip.zip nnARM开源项目，国防科技大学牛人ShengYu Shen写的，原来放在opencores上，
elevltor
- 八层电梯的控制器，verilog实现。内附有详细源码。--The controller of three 8-level elevators, designed with Verilog. The design is detailedly represented in the DOC as well as the source code.
sdram_ver_134
- SDRAM控制器的源代码打包下载，不错不错值得-SDRAM controller source code pack download, well worth a good try
MIPS
- 组成原理大作业--基于MIPS的运算器设计，内附详细设计文档，包含设计文档和使用手册，主程序，测试程序，还有设计的框图等。实现了可以执行基本的MIPS有关运算器相关的指令共17条，用Verilog编写。-Composition Principle big operation- based on the MIPS computing design, containing a detailed design document, including design documentation and u