搜索资源列表
38encode
- 三八译码器的源代码，在quartus II 6.0中进行进行设计的，有vhdl源代码-March 8 decoder source code, in quartus II 6.0 for the design, Source code is vhdl
SVGA_quartus
- 在开发板上实现svga条形信号发生器的源代码，是在quartus II 6.0的开发环境中运行的-achieved in the development of board svga strip signal generator source code, in quartus II 6.0 development environment running on
Freq
- 简易数字频率计，用Verilog HDL编写的，基于Quartus II实现，结构清晰，功能较为全面，能满足简单的频率测量要求
VBuffer.1.1
- 视频采集，存储，发送的VERILOG源程序； QUARTUS II 6.0调试通过。
Example-2-1
- 该程序是用quartus II作为开发工具，用verilog语言编写，实现helloworld的实例。对初学者很有意义
FPGA简易3-8译码器
- QUARTUS II实现的简易3 8译码器
NIOS_STAR
- 使用QUARTUS、NIOS II开发的嵌入式系统的应用实例-The use of QUARTUS, NIOS II development of the application of embedded systems
NIOSRUANJIANKAIFAYINGYONGSHOUCHE
- NIOS软核的开发教程，绝对超值，包括nios2 software developer handlebook以及QUARTUS II开发手册等-the application of NIOS II and nios2 software developer handlebook,of course,there is the most important courseware of NIOS II.
DE2_70_D5M_LTM_binary
- Quartus II的一个LTM现实例子-Quartus II real example of a LTM
sopc_lcd_led
- 利用De0_nano建立的SOPC系统，其中包含有LCD，LED，DDS函数发生和ADC等源程序。工程编译环境为Quartus II 11.0，eclipse for sopc。-Established by De0_nano SOPC system, which includes LCD, LED, DDS functions occurrence and ADC and other source. Project build environment for the Quartus II 11
MyC2Board_RS232_Test
- 这是一个Altera FPGA NIOS II RS232通讯程序。 在Quartus II工程中，用Qsys建立了一个NIOS II为核心的CPU系统，并挂接了一个RS232接口。 在software目录下，有三个工程，一个是用C++类包装的RS232类的Eclipse工程，一个是不用C++类包装的Eclipse工程，还有一个是用VC++2008编写的RS232测试工程。 VC++2008编写的工程运行在PC机上，与FPGA中的NIOS II通讯。 这个实验的主要目的是编写一个
quartusii_warn_error
- 总结了在使用QUARTUS II进行VHDL开发时遇到的错误和警告及解决办法-Summary of the errors and warnings encountered using QUARTUS II VHDL development and solutions
stopwatch
- FPGA程序，verilog HDL语言编写的秒表程序，使用quartus II 13.0 开发，初学verilog HDL的同学可以参考下-FPGA procedures, verilog HDL language stopwatch program, developed using quartus II 13.0, verilog HDL beginner students can refer
FFT
- FPGA下用VHDL实现的基2 cooley-tukey的8位FFT算法，在quartus ii环境下验证成功。-Under FPGA with base 2 cooley-tukey of 8 FFT algorithm VHDL realize, in quartus ii environment successfully verified.
fm_verilog
- A simple frequency division program for altera Quartus II 13.0 (32-bit) Web Edition .it is runing at Altera FPGA
eda-Electronic-organ
- 本设计的是简易电子琴的实现。采用EDA作为开发工具，VHDL语言为硬件描述语言，quartus II作为程序运行平台，所开发的程序通过调试运行、波形仿真验证，实现了设计目标。本程序使用的硬件描述语言VHDL，可以大大降低了硬件数字系统设计的入门级别。 利用数控分频器设计一个电子琴硬件电路，通过键盘输入使扬声器发出不同频率的声音。-This design is the realization of simple electronic piano. Using EDA a
lcd1602
- FPGA控制lcd1602液晶显示，使用Verilog语言在quartus II环境下开发-FPGA lcd1602 verilog
source_tx
- FPGA控制uart 串口发送，使用Verilog语言在quartus II环境下开发-uart tx FPGA verilog
source_ps2
- FPGA控制PS2协议，使用Verilog语言在quartus II环境下开发-FPGA PS2 Verilog
adder
- 此电路是一个基于Quartus II 的加法器，由两个半加器组成。(The circuit is an adder based on Quartus II, consisting of two adder.)