搜索资源列表
colorchange
- 用verilog hdl实现色彩空间转换，rgb到ycbcr-with Verilog HDL achieve color space conversion, rgb to RS
altera_tft_lcd_controller
- Altera 开发环境下的VGA控制源码，Verilog HDL语言编写，支持sopc环境下操作以及驱动
DCT
- 用Verilog HDL编写的离散余弦变换，可用于视频图像压缩，并在modelsim SE6.0中仿真通过
verilog
- 详细介绍verilog hdl,通俗易懂
saa7113shipincaiji
- 视频图像采集verilog HDl源程序，视频解码芯片部分的，可以供参考
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
yuvrgb
- 将yuv4：2：2的图像数据转为rgb格式，用Verilog HDL编写-yuv4：2：2 to rgb
H264
- h.264(verilog HDL) 这是基于流水线结构的H.264解码器源码-h.264 (verilog HDL) which is based on the pipeline structure of the H.264 decoder source code
vga_fpga
- 详解介绍vga的verilog hdl编程原理，和vga原理和方法，程序详解等。-Xiang Jie introduced the verilog hdl programming principles vga, and vga principles and methods, procedures, etc. Xiangjie.
filter_dds_10.29_7.2
- 一个经过处理的FIR filter, verilog HDL实现在FPGA上-One new design of digital FIR filter , which can be implemented in FPGA kit
Tu767sim
- 一个用Verilog HDL编的656标准图像外同步仿真程序-Synchronous simulation program in a 656 series of standard images using Verilog HDL
video_stream_scaler
- Verilog HDL实现双线性插值视频实时缩放，源码及说明文档-Verilog HDL bilinear interpolation real-time zoom, video source and documentation
rgb2hsv
- rgb颜色空间向hsv颜色的空间转换算法，Verilog HDL语言-conversion algorithm of rgb color space to the hsv color space , Verilog HDL language
rgb2ycrcb
- rgb颜色空间向YCrCb颜色空间转换算法，Verilog HDL语言-conversion algorithm of rgb color space to the YCrCb color space , Verilog HDL language
rgb2yuv
- rgb颜色空间向YUV颜色空间转换算法，Verilog HDL语言-conversion algorithm of rgb color space to YUV color space , Verilog HDL language
PBDC
- Verilog is a one of the famous Hardware Descr iptive Languages (HDL). (VHDL is the other one). Verilog langauage syntax very well matches with C language syntax. This is big advantage in learning Verilog. Logic operators, data types, loops are simila
ADV7123_BOARD
- 基于FPGA的摄像头读入，用到nios软核-verilog HDL
sobel
- 在FPGA中，采用verilog HDL语言实现图像处理算法sobel，仿真实验通过-In the FPGA using verilog HDL language image processing algorithms sobel, simulation experiment
DCT
- 用Verilog HDL编写的离散余弦变换，可用于视频图像压缩，并在modelsim SE6.0中仿真通过-Verilog HDL prepared with discrete cosine transform can be used for video image compression, and modelsim SE6.0 simulation through
vga_inout_sdram_32bit_143M(2 60)
- 基于AD9884芯片，用Verilog HDL 硬件描述语言来实现图像的抖动处理(Based on AD9884 chip, we use Verilog HDL hardware descr iption language to achieve image jitter processing.)