CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 数值算法/人工智能 搜索资源 - 数字频率计设计

搜索资源列表

  1. clock

    0下载：
  2. Verilog 编写的60进制的计数器，可以用来设计数字钟、频率计等-count_60 for digital clock using Verilog

  3. 所属分类：Mathimatics-Numerical algorithms

    • 发布日期：2017-11-14
    • 文件大小：876byte
    • 提供者：刘胜
搜珍网 www.dssz.com