CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 数值算法/人工智能 搜索资源 - Verilog 时钟

搜索资源列表

  1. frequency-counter

    1下载:
  2. 这是用verilog写的配合DE2 FPGA开发板的10进制显示频率计的工程文件夹的压缩包,解压后可直接下载到DE2板上,其中频率输入端是系统自带27M时钟D13用于测试,如果想要应用于别的开发板,可以重新分配引脚。-DE2 FPGA development board with with verilog write with decimal display frequency meter project folder compression package, after decompressi
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2014-06-29
    • 文件大小:601kb
    • 提供者:予烨
  1. lab1

    0下载:
  2. 利用内部时钟实现24位计数的功能,10进制,无分频,verilog语言编写-The use of the internal clock function 24 counts, 10-band, no division, verilog language
  3. 所属分类:Compress-Decompress algrithms

    • 发布日期:2017-04-16
    • 文件大小:273.07kb
    • 提供者:kaodigua
  1. shuzizhong

    0下载:
  2. 介绍了简单的数字钟,verilog语言。包括两位时钟数字和两位分钟数字和两位秒钟数字。-It introduced a simple digital clock, verilog language. Including two digital clocks and digital two minutes and two seconds digits.
  3. 所属分类:matlab

    • 发布日期:2017-05-05
    • 文件大小:245.97kb
    • 提供者:wuliming
搜珍网 www.dssz.com