CDN加速镜像 | 设为首页 | 加入收藏夹
登陆 | 会员注册
当前位置： 首页 资源下载 源码下载 数值算法/人工智能 搜索资源 - verilog division

搜索资源列表

  1. lab1

    0下载：
  2. 利用内部时钟实现24位计数的功能，10进制，无分频，verilog语言编写-The use of the internal clock function 24 counts, 10-band, no division, verilog language

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-04-16
    • 文件大小：273.07kb
    • 提供者：kaodigua

  1. Division-of-digital-tube-display

    0下载：
  2. 除法器数码管显示，FPGA的verilog代码-Division of digital tube display

  3. 所属分类：Compress-Decompress algrithms

    • 发布日期：2017-04-17
    • 文件大小：248.64kb
    • 提供者：shixiaohong
搜珍网 www.dssz.com