CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 资源下载 源码下载 数值算法/人工智能 数学计算/工程计算 搜索资源 - Verilog 乘法器

搜索资源列表

  1. multiply

    0下载:
  2. 这是我用verilog hdl语言写的浮点乘法器,用的是基4的booth算法,对于部分积使用了5-2压缩和3-2压缩,欢迎大家指点,也欢迎大家把它改成流水线以提高速度.
  3. 所属分类:数学计算/工程计算

    • 发布日期:2008-10-13
    • 文件大小:3.93kb
    • 提供者:lanty
搜珍网 www.dssz.com