搜索资源列表
cnt4
- 四位二进制计数器与半加器-four binary counter with a half adder
1BIT_ADD
- this programs gives the fuctionality of 1 bit adder
Verilog
- 全加器的Verilog 实现代码 寄存器的Verilog 实现代码-Low-pass filter integral part of full-adder and register the Verilog implementation code
ex15
- 四位全加器的集成版图设计，基于tanner软件平台的layout设计，欢迎下载-The integration of four full adder layout, tanner software platform based on layout design, please download
edashiyanbaogao_fzu
- 福州大学07级eda实验报告。。。一共八九份 包含实验指导书 实验一 利用原理图输入法设计4位全加器 一、实验目的： 掌握利用原理图输入法设计简单组合电路的方法，掌握MAX+plusII的层次化设计方法。通过一个4位全加器的设计，熟悉用EDA软件进行电路设计的详细流程。 -07 eda, Fuzhou University lab reports. . . A total of 89 experimental instructions were included experi
3bit_adder
- Verilog source code for a 3bit full adder build with modules using predefined nand gates.
adder_example89
- example of adder using vhdl
add4
- 方便扩展学习的四位全加器；用VHDL语言描述实现，是初学者一个不错的学习历程。。。完整可运行工程喔-4 bits adder
lab10.2
- 4bit Adder in ISE 14.7