搜索资源列表
cnt10
- 用VHDL语言编的带有异步清零功能的十进制计数器-using VHDL addendum to the asynchronous reset function with the decimal counter
shijinzhi.c
- 10进制同步计数器,带一个清零端,一个进位输出端-10 N synchronous counter with a clear side, a carry output
adder
- 通过Verlog编程，实现一个同步二十四进制计数器，要求有1个异步清零端、1个时钟脉冲输入 -By Verlog programming, to achieve a synchronous binary counter twenty-four, requires an asynchronous clear terminal, a clock pulse input
COUNT0
- 用VHDL语言编写的一种24位的计数器，带即时锁存功能，带清零、控制功能。已经经过仿真验证。-A 24 bit counter with the VHDL language, with instant latch function, with clear, control function. Has been verified through simulation.
24
- 1、具有24秒计时功能； 2、设置外部操作开关，控制计数器的直接清零、启动、和暂停/连续功能； 3、计时器为24秒递减计时，计时间隔为1秒； 4、计时到零时数码管不能灭灯，同时发出光电报警。-1, with 24 seconds timer function 2, set the external operation switch control counter directly cleared, start, and pause/continuous function
Digital-Clock
- 信号定义： clk： 标准时钟信号，本例中，其频率为4Hz； clk_1k： 产生闹铃音、报时音的时钟信号，本例中其频率为1024Hz； mode： 功能控制信号； 为0：计时功能； 为1：闹钟功能； 为2：手动校时功能； turn： 接按键，在手动校时功能时，选择是调整小时，还是分钟； 若长时间按住该键，还可使秒信号清零，用于精确调时； change： 接按键，手动调整时，每按一次，计数器加1； 如果长按，则连续快速加1，用于快速调时和定时； hour,min,sec：此三信号分别输出并显示
篮球比赛计时器的设计
- 1具有显示24秒计时功能； 2设置外部操作开关，控制计数器的直接清零，启动和暂停/连续功能； 3计时器为24秒递减计时，计时间隔为1秒； 计时器递减计时到零时，数码显示器不能灭灯，同时发出报警信号(1 has the function of displaying 24 seconds. 2 the external operation switch is set up to control the direct zero, start and suspend / continuous f
count
- 含异步清零和同步使能的计数器的设计，可以实现计数，异步清零，同步使能等功能(The design of a counter with asynchronous zero and synchronization enables counting, asynchronous zero, synchronization and other functions)